German

<mediawiki xmlns="http://www.mediawiki.org/xml/export-0.8/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.mediawiki.org/xml/export-0.8/ http://www.mediawiki.org/xml/export-0.8.xsd" version="0.8" xml:lang="en">
  <siteinfo>
    <sitename>EDA Glossary</sitename>
    <base>http://photon.eecs.umich.edu/wiki/index.php/Main_Page</base>
    <generator>MediaWiki 1.21.1</generator>
    <case>first-letter</case>
    <namespaces>
      <namespace key="-2" case="first-letter">Media</namespace>
      <namespace key="-1" case="first-letter">Special</namespace>
      <namespace key="0" case="first-letter" />
      <namespace key="1" case="first-letter">Talk</namespace>
      <namespace key="2" case="first-letter">User</namespace>
      <namespace key="3" case="first-letter">User talk</namespace>
      <namespace key="4" case="first-letter">EDA Glossary</namespace>
      <namespace key="5" case="first-letter">EDA Glossary talk</namespace>
      <namespace key="6" case="first-letter">File</namespace>
      <namespace key="7" case="first-letter">File talk</namespace>
      <namespace key="8" case="first-letter">MediaWiki</namespace>
      <namespace key="9" case="first-letter">MediaWiki talk</namespace>
      <namespace key="10" case="first-letter">Template</namespace>
      <namespace key="11" case="first-letter">Template talk</namespace>
      <namespace key="12" case="first-letter">Help</namespace>
      <namespace key="13" case="first-letter">Help talk</namespace>
      <namespace key="14" case="first-letter">Category</namespace>
      <namespace key="15" case="first-letter">Category talk</namespace>
    </namespaces>
  </siteinfo>
  <page>
    <title>German</title>
    <ns>0</ns>
    <id>4</id>
    <revision>
      <id>39</id>
      <parentid>28</parentid>
      <timestamp>2013-08-02T22:44:17Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13704">
Back to [[Glossary|Other Languages]]
= Glossar für einen Kurs über Layoutsynthese elektronischer Schaltungen =

Johann Knechtel  &lt;johann.knechtel(a)ifte.de&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungsspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI (very-large system integration)	|| Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>ea62fd869c16c97b5e9821e48d48d9da4c5129de</sha1>
    </revision>
    <revision>
      <id>28</id>
      <parentid>27</parentid>
      <timestamp>2013-07-31T19:15:45Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <minor/>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13667">
= Glossar für einen Kurs über Layoutsynthese elektronischer Schaltungen =

Johann Knechtel  &lt;johann.knechtel(a)ifte.de&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungsspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI (very-large system integration)	|| Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>7319e5e458ec1cb5c4c9c08db4a736bd215efcb8</sha1>
    </revision>
    <revision>
      <id>27</id>
      <parentid>26</parentid>
      <timestamp>2013-07-31T19:15:21Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13668">

= Glossar für einen Kurs über Layoutsynthese elektronischer Schaltungen =

Johann Knechtel  &lt;johann.knechtel(a)ifte.de&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungsspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI (very-large system integration)	|| Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>c186010e5b890f18630433d3eb39a47434810878</sha1>
    </revision>
    <revision>
      <id>26</id>
      <parentid>25</parentid>
      <timestamp>2013-07-31T19:14:51Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13670">

== Glossar für einen Kurs über Layoutsynthese elektronischer Schaltungen ==

Johann Knechtel  &lt;johann.knechtel(a)ifte.de&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungsspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI (very-large system integration)	|| Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>88965c9655ed924c732cfb313bbce824310d21a2</sha1>
    </revision>
    <revision>
      <id>25</id>
      <parentid>18</parentid>
      <timestamp>2013-07-31T19:14:41Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13671">

== Glossar für einen Kurs über Layoutsynthese elektronischer Schaltungen
 ==

Johann Knechtel  &lt;johann.knechtel(a)ifte.de&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungsspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI (very-large system integration)	|| Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>11301e918a2cea9a0381ac7d8beb41ab5b2d0b07</sha1>
    </revision>
    <revision>
      <id>18</id>
      <parentid>17</parentid>
      <timestamp>2013-07-31T15:20:03Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13590">
Johann Knechtel  &lt;johann.knechtel(a)ifte.de&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungsspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI (very-large system integration)	|| Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>0819a7a7774f10a0decac6163052b798e4f0dc6d</sha1>
    </revision>
    <revision>
      <id>17</id>
      <parentid>14</parentid>
      <timestamp>2013-07-31T15:18:55Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13589">
Johann Knechtel  &lt;johann.knechtel(a)ifte.de&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI (very-large system integration)	|| Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>4cd1ccbebbeeb4f7c0da7940bbfc1038464f2853</sha1>
    </revision>
    <revision>
      <id>14</id>
      <parentid>12</parentid>
      <timestamp>2013-07-31T04:05:08Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13560">
Johann Knechtel

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI (very-large system integration)	|| Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>d39eab46cff3955821f7f7ddea90841f47f56372</sha1>
    </revision>
    <revision>
      <id>12</id>
      <parentid>11</parentid>
      <timestamp>2013-07-31T04:03:29Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <minor/>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13544">

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI (very-large system integration)	|| Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>984f2da3ea81fee886895daa421021ab1778eb81</sha1>
    </revision>
    <revision>
      <id>11</id>
      <parentid>10</parentid>
      <timestamp>2013-07-31T04:02:49Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13544">

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI || (very-large system integration)	Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>a50a3ef7557af61c0e751667eb72ce7e5c58115a</sha1>
    </revision>
    <revision>
      <id>10</id>
      <parentid>9</parentid>
      <timestamp>2013-07-31T04:02:11Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="13546">

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|-
| adjacent || Angrenzend
|-
| admissible function	||Zulässige Funktion
|-
| alignment	||Ausrichtung
|-
| aspect ratio	||Seitenverhältnis
|-
| ASIC (application-specific integrated circuit)	||Anwendungspezifischer integrierter Schaltkreis
|-
| bidirectional	||Bidirektional / ungerichtet
|-
| big-oh	||O-Notation
|-
| bipartite graph||	Bipartiter Graph / zweiteiliger Graph
|-
| bottleneck	||Flaschenhals / Engpass
|-
| bottom-up	||Bottom-Up, Entwurfsparadigma: von unten nach oben / von Konkret zu Abstrakt
|-
| bounding box	||Umspannendes Rechteck
|-
| breadth-first search (BFS)	||Suche erfolgt in der Breite, d.h. alle Elemente werden in der gleichen Tiefe indiziert
|-
| buffer insertion, buffering	||Einsetzen von Verstärkern zur Erhöhung der Treiberleistung
|-
| capacitive load	||Kapazitive Last
|-
| capacity	||Kapazität
|-
| capacitance (capacitive) shielding	||Kapazitive Schirmung / Schirmung vor kapazitiven Einflüssen
|-
| channel	||Kanal
|-
| chip die	||Halbleiterträger eines Integrierten Schaltkreises
|-
| clique	||Clique, vollständiger (Teil-)Graph mit einer gegebenen Anzahl von Knoten
|-
| clock cycle, period	||Taktzyklus / -periode
|-
| clock tree	||Taktnetz / -baum
|-
| clock skew	||Taktversatz (zwischen zwei synchronen Schaltungselementen)
|-
| CMOS (complementary metal oxide semiconductor)	||Komplementäre MOS Technik/ Komplementärer Metall-Oxid- Halbleiter
|-
| combinational circuit	||Kombinatorischer Schaltkreise (ohne Speicherelemente)
|-
| combinatorial optimization	||kombinatorische (diskrete) Optimierung / Schaltungsoptimierung
|-
| Communication	||Kommunikation
|-
| conditioning number	||Konditionszahl /  Maß für die Abhängigkeit einer Problemlösung von der (ungünstigsten) Störung der Eingangsdaten
|-
| conductor	||Leiter
|-
| congestion	||Überlastung
|-
| Congestion-driven	||Überlastungsgesteuert
|-
| conjugate gradients	||Konjugierte Gradienten (mathematisches Verfahren)
|-
| Constraint	||Randbedingung / Vorgabe
|-
| converter	||Wandler / Konverter
|-
| convex	||Konvex
|-
| correction	||Korrektur / Berichtigung / Verbesserung
|-
| coupling capacitance	||Koppelkapazität
|-
| critical	||Kritisch
|-
| crosstalk noise	||Rauschen durch (Signal-)Überlagerung
|-
| current	||Strom
|-
| curve	||Kurve / Biegung
|-
| data point (in a data set)	||Datenpunkt (in einem Datensatz)
|-
| delay budgeting	||Verzögerungsplanung
|-
| delay (fall delay / rise delay)	||Verzögerung (Abfallverzögerung / Anstiegsverzögerung)
|-
| density	||Dichte
|-
| depth-first search (DFS)	||Suche erfolgt in die Tiefe, d.h. es werden Elemente mit ständig wachsender Tiefe indiziert
|-
| derivative	||Abgeleitet / Ableitung / Derivat
|-
| design flow	||Entwurfsprozess
|-
| design productivity crisis	||Entwurfsproduktivitätskrise
|-
| design rule	||Entwurfsregel
|-
| diamond	||Rhombus
|-
| die	||Unverpackter Siliziumchip / Chip mit integrierter Schaltung (bezogen auf das Herstellungsverfahren von Halbleitern)
|-
| digital	||Digital
|-
| directed graph	||Gerichteter Graph
|-
| distribution	||Verteilung
|-
| detour	||(Verdrahtungs-)Umweg
|-
| driver	||Treiber(-Stufe)
|-
| diven (sink, pin)	||Senke, Pin (Kontakt)
|-
| dogleg	||Knick (eines Verdrahtungsweges)
|-
| downsizing	||Reduzierung / Skalierung
|-
| downstream	||Unterhalb / nachfolgend
|-
| EDA (electronic design automation)	||Entwurfsautomatisierung in der Elektrotechnik (EDA)
|-
| edge	||Kante
|-
| embedding	||Eingebettet / einbetten
|-
| engine	||Komponente des CAD-Systems, welches einem gemeinsam Ziel dient (&quot;Motor&quot;)
|-
| estimate	||Auswerten, beurteilen, Einschätzen
|-
| evenly	||Gleichmäßig
|-
| evidence	||Beweis
|-
| excessive	||Übermäßig
|-
| exhaustive enumeration	||Erschöpfende / vollständige Aufzählung (Vollständige Suche)
|-
| gain	||Gewinn, Nutzen
|-
| gate	||(Logik-)Gatter
|-
| gate array	||Gate-Arrays (regelmäßige Anordnung von Gattern, welche per Verdrahtung in spezifische Schaltkreise überführt werden)
|-
| gate sizing	||Skalierung von Gattern
|-
| ground	||Erdung
|-
| fab, fabrication	||Herstellung
|-
| fake	||Fälschung
|-
| Fan-in	||Maximale Anzahl logischer Eingänge, die einen Baustein antreiben
|-
| Fan-out	||Maximale Anzahl logischer Bausteine, die per Ausgang angetrieben werden können
|-
| feedthrough cell	||Durchgangszelle
|-
| fixed die	||Chip mit fester Größe / Position
|-
| Flip-flop	||Bistabiles Kippglied; umgangssprachlich meist für Flankengesteuertes Flipflop
|-
| floorplanning	||Floorplanning
|-
| floorplan sizing	||Festlegung der Außenform der Topzelle und Festlegung der einzelnen Blockformen und -abmessungen
|-
| flow	||Fluss / Entwurfsfluss
|-
| Force-directed	||Kräftebasiert / Kraft-gerichtet
|-
| FIFO (first-in first-out)	||FIFO-Verfahren / Datenhaltung in Warteschlange
|-
| FPGA (field-programmable gate array), PLD (programmable logic device)	||(Im Anwendungsfeld) Programmierbare Gatter-Matrix von Logikbausteinen
|-
| full-chip routing	||Verdrahtung des gesamten Chips
|-
| grid	||Netz/Gitter/Raster
|-
| hard block	||Module mit festen Größen, Abmessungen
|-
| hardware	||Hardware
|-
| height	||Höhe
|-
| hill-climbing (an optimization approach)	||Bergsteigen (Ansatz zur Optimierung von nichtkonvexen Funktionen) / Hill-Climbing
|-
| hold constraints	||Randbedingung bzgl. der Haltedauer / Gültigkeit von Signalen
|-
| HPWL	||Verdrahtungslänge, nach dem halben Umfang des umspannenden Rechtecks des Netzes
|-
| IC layout	||Layout, eine geometrische Darstellung („Geometrie“) eines integrierten Schaltkreises
|-
| inaccuracy	||Ungenauigkeit / Fehler
|-
| increase	||Erhöhen / steigern
|-
| intersect	||Überschneiden
|-
| insulator	||Isolator
|-
| interconnect	||Verbindungen
|-
| intrinsic delay	||Verzögerungszeit einer Zelle / eines Gatters
|-
| ITRS (the International Technology Roadmap for Semiconductors)	||Internationale Roadmap für Halbleitertechnik
|-
| layer assignment (for a route)	||Zuweisung von Verdrahtungsebenen (für ein Netz)
|-
| layout optimizations	||Optimierung des physikalischen Entwurfs / Layout-Optimierung
|-
| latch	||Zustandsgesteuertes Flipflop
|-
| layout	||Layout / physikalischer Entwurf
|-
| leakage	||Leckstrom
|-
| length	||Länge
|-
| light	||Leicht
|-
| lock	||Fixieren
|-
| longest path	||Längster Pfad
|-
| lookup table	||Umsetzungs- / Referenz-Tabelle
|-
| loop	||Zyklus (im Programm, eines iterativen Verfahrens)
|-
| Manhattan distance, L1-distance	||L1-Norm-Distanz / Distanz innerhalb der Manhattan Metrik
|-
| mask (photomask)	||Maske (Photomaske)
|-
| mask generation	||Maskenerstellung
|-
| matching	||Abgleich/Angleichen/Abstimmung
|-
| merge	||Vereinen, zusammenfügen, verschmelzen, fusionieren
|-
| mesh	||Netz
|-
| method of means and medians	||Methode der Mittelwerte und Mediane
|-
| min-cut placement	||Min-Cut-Platzierung
|-
| minimum least squares	||Methode der kleinsten Quadrate
|-
| move-based optimization	||Rundenbasierte / iterative Optimierung
|-
| move gain	||Iterationsgewinn
|-
| multistage optimization	||Schrittweise Optimierung / Mehrstufige Optimierung
|-
| negligible	||Vernachlässigbar
|-
| negotiated congestion routing	||Verdrahtungs-Verfahren zur Berücksichtigung von bedingten Engpässen (Kanäle, Regionen, etc.), „Auktion“- Verdrahtung
|-
| netlist	||Netzliste (logische Schaltungsbeschreibung)
|-
| netlist restructuring	||Umstrukturierung der Netzliste / Umstrukturierungsregelung
|-
| network	||Netzwerk, Gitterschema
|-
| noise	||Rauschen  
|-
| nonintersecting routes	||Disjunkte Routen / nichtüberschneidende Verbindungen
|-
| nonoverlapping blocks	||Nicht-überlappende Blöcke
|-
| nonslicing floorplan	||Nicht-geschnittener Floorplan
|-
| nonuniform	||Uneinheitlich
|-
| offset	||Offset / Versatz
|-
| ordering	||Reihenfolge / Abfolge / Ordnung
|-
| overlap	||Überlappung / Überschneidung
|-
| over-the-cell routing	||Verdrahtung über die Gattern hinweg
|-
| pad	||Kontaktfeld (auf Chip)
|-
| partial derivative	||Partielle Ableitung|-
|-
| pass (in algorithms)	||Durchlauf (von Algorithmen)
|-
| path	||Pfad
|-
| pattern	||Struktur
|-
| pattern routing	||Raster-Verdrahtung
|-
| partition	||Partition/ Teilung
|-
| PCB (printed circuit board)	||Leiterplatte
|-
| performance constraints	||Performance-/ Leistungsvorgaben
|-
| performance optimization	||Performance-/ Leistungsoptimierung
|-
| per-unit resistance (capacitance)	||Hilfsmaßeinheit Per-Unit, relative Größenangabe, für Widerstand oder Kapazität
|-
| pin	||Elektrischer Anschluss einer Zelle bzw. Eines Bauelements
|-
| pin assignment	||Pinzuordnung
|-
| pin ordering	||Pinreihenfolge
|-
| placement	||Platzierung
|-
| primary inputs (outputs)	||Primäre Eingangs-(Ausgangs-)kontakte
|-
| pole	||Pol
|-
| polygon	||Polygon
|-
| power	||Leistung / Energie
|-
| power consumption	||Energieverbrauch / Leistungsaufnahme
|-
| power network	||Energieversorgungsnetz
|-
| process variation	||Schwankungen im Herstellungsprozess (d.h. Streuparameter)
|-
| proximity	||Nähe
|-
| queue	||Reihe / Schlange
|-
| rectangle	||Rechteck
|-
| reduce	||Reduzieren
|- 
| refinement of a clustered graph (different from partition refinement)||	Verfeinerung eines Gruppierten Graphs (abweichend von 
Partitionsverfeinerung)
|-
| remove	||Entfernen
|-
| restructuring	||Umstrukturierung
|-
| repeater	||Wiederholer, Repeater (Buffer, Verstärker, etc.)
|-
| required arrival time (RAT)	||Benötigte / geforderte Ankunftszeit
|-
| reset	||Neustart
|-
| resistance	||Widerstand
|-
| resolution enhancement technique (RET)	||Methoden zur Auflösungsverbesserung bei Strukturen unterhalb der Lichtwellenlänge
|-
| rip-up and reroute	||Verdrahtungsverfahren welches (ohne Betrachtung der vorherigen Reihenfolge) die Verdrahtung bzgl. Blockierungen untersucht und  partiell neu verlegt
|-
| routing	||Verdrahtung
|-
| routing congestion	||Verdrahtungsüberlastung
|-
| routing pitch	||Abstand von Verdrahtungsbahnen
|-
|routing track	||Verdrahtungsbahn
|-
| row-based layout	||Reihenbasiertes Schaltungs-Layout
|-
| runtime	||Betriebszeit
|-
| scale	||Dimension des Problems
|-
| schedule	||Zeitplan
|-
| segment	||Segment
|-
| semiconductor wafer	||Halbleiter (Silizium- )Wafer
|-
| sequential circuit	||Reihenschaltung ( Schaltung mit Speicherelementen)
|-
| set	||Menge
|-
| setup constraints	||Aufbauvorgaben / -randbedingungen
|-
| shallow	||Oberflächlich
|-
| shape	||Form (z.B. das Verhältnis eines Rechtecks)
|-
| Short-circuit	||Kurzschluss
|-
| shortest-path tree	||Minimaler Baum
|-
| signal net	||Signalnetz
|-
| signal integrity	||Signalintegrität
|-
| signoff	||Ablieferung / Abnahme des Projekts
|-
| skew	||Zeitdifferenz zwischen Ereignissen, welche simultan seien sollten
|-
| slew rate	||Umschaltvorgang / -dauer eines Signals, Schaltgeschwindigkeit (z.B. in Volt/ns)
|-
| slicing floorplan	||Geschnittener Floorplan
|-
| simulated annealing	||Simulated-Annealing-Algorithmus („Simulierte Abkühlung“)
|-
| single-trunk tree	||(Verdrahtungs-)Baum mit einem Hauptstamm
|-
| sizing	||Skalierung
|-
| snaking	||Verlängerung von Verdrahtungswegen mittels Windungen, wiederholten Biegungen („Schlängellinien“)
|-
| soft block	||Module mit fester Größe / Fläche bei veränderbaren Abmessungen
|-
| spanning tree	||Spannbaum
|-
| sparse	||Dünn / spärlich
|-
| specific	||Spezifisch
|-
| square	||Quadratisch
|-
| stage	||Phase / Stufe
|-
| standard cell	||Standardzelle
|-
| successive (over)relaxation	||Splitting-Verfahren, iterative Verfahren zum Lösen linearer Gleichungssysteme
|-
| switchbox	||Verdrahtungs- / Kreuzungsbereich von horizontalen und vertikalen (Verdrahtungs-)Kanälen
|-
| tapeout (of a chip)	||Übergabe der Geometriedaten an die Fertigung
|-
| target	||Ziel
|-
| technology node	||Technologieknoten
|-
| termination	||Abschluss / Abbruch / Terminierung
|-
| thickness	||Dicke
|-
| timing slack	||Schlupfvariable (für die Taktung)
|-
| timing-driven placement/routing	||Platzierung / Verdrahtung unter Berücksichtigung von (maximaler) Signalverzögerung
|-
| Top-down	||Top-down, Entwurfsparadigma: von oben nach unten / von Abstrakt zu Konkret
|-
| total length	||Gesamtlänge
|-
| tradeoff	||Kompromiss
|-
| transition time	||Umschaltzeit
|-
| traversal	||Traversierung, Durchgang
|-
| trial placement/routing	||Versuchsbasierte, Vorläufige Platzierung / Verdrahtung
|-
| try	||Versuch
|-
| uniform	||Einheitlich
|-
| undirected graph	||Ungerichteter Graph
|-
| unroll	||Erweitern
|-
| update	||Aktualisierung / Berichtigung
|-
| upstream	||Flussaufwärts
|-
| variable die	||Variabler Chip / Chip unbekannter Größe
|-
| via	||Durchkontaktierung zur Verbindung von Leiterbahnen auf verschiedenen Materialebenen
|-
| violation	||Verletzung / Nichteinhaltung
|-
| voltage	||Spannung
|-
| wafer	||Siliziumscheibe
|-
| width	|| Breite
|-
| VLSI || (very-large system integration)	Hochintegrierter Schaltkreis
|-
| VDD || Stromversorgung
|-
| VSS || Masse / Ground
|-
| yield	|| Ausbeute (Verhältnis nutzbarer Schaltkreis zu gesamten Schaltkreisen eines Wafers)
|-
| ZSA (zero-slack algorithm) || Verfahren zur Bestimmung von Schlupfvariablen für Netze (bzgl. des Taktes), sodass Verzögerungs- / Taktungskriterien erfüllt sind und größtmögliche Freiheit der Schlupfvariablen gegeben ist
|-
| ZST (zero-skew tree) || Taktbaum ohne asymmetrische Verzögerungen, d.h., Schlupfvariablen sind gleichförmig verteilt
|}</text>
      <sha1>83c8cb0ef61e0f409021d4e0953acd94867bfcd2</sha1>
    </revision>
    <revision>
      <id>9</id>
      <timestamp>2013-07-31T03:36:34Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>Created page with &quot;  {| class=&quot;wikitable sortable&quot; |- ! English terms !! Übersetzung (deutscher Begriff, Beschreibung) |- | acceptance criterion  || Akzeptanzkriterium |- | actual arrival time ...&quot;</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="214">

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Übersetzung (deutscher Begriff, Beschreibung)
|-
| acceptance criterion  || Akzeptanzkriterium
|-
| actual arrival time (AAT)  || Tatsächliche Ankunftszeit
|}</text>
      <sha1>30b6eefe99a430def555ef1478cbe75c179256b7</sha1>
    </revision>
  </page>
  <page>
    <title>Glossary</title>
    <ns>0</ns>
    <id>2</id>
    <revision>
      <id>46</id>
      <parentid>45</parentid>
      <timestamp>2013-08-03T02:23:03Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Terms for a Course in Physical Design */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="503">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

[http://vlsicad.eecs.umich.edu/KLMH/ VLSI Physical Design: From Graph Partitioning to Timing Closure]

by Kahng, Lienig, Markov and Hu,

Springer 2011

----
Each glossary can be used in two directions by sorting its table by either column. This supports translation chains, e.g., Korean -&gt; English -&gt; German.
----
[[German|&lt;big&gt;German terms&lt;/big&gt;]]

[[Korean|&lt;big&gt;Korean terms&lt;/big&gt;]]

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>f2f9848c858c70bc57f54cafd535abb24c715037</sha1>
    </revision>
    <revision>
      <id>45</id>
      <parentid>44</parentid>
      <timestamp>2013-08-03T02:22:47Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Terms for a Course in Physical Design */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="504">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

[http://vlsicad.eecs.umich.edu/KLMH/ VLSI Physical Design: From Graph Partitioning to Timing Closure]

by Kahng, Lienig, Markov and Hu,

Springer 2011

----
Each glossary can be used in two directions by sorting its table by either column, which supports translation chains, e.g., Korean -&gt; English -&gt; German.
----
[[German|&lt;big&gt;German terms&lt;/big&gt;]]

[[Korean|&lt;big&gt;Korean terms&lt;/big&gt;]]

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>6e2fa376d8d6e083697f5e7a2137539b974b9d1f</sha1>
    </revision>
    <revision>
      <id>44</id>
      <parentid>43</parentid>
      <timestamp>2013-08-03T02:15:47Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Terms for a Course in Physical Design */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="510">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

[http://vlsicad.eecs.umich.edu/KLMH/ VLSI Physical Design: From Graph Partitioning to Timing Closure]

by Kahng, Lienig, Markov and Hu,

Springer 2011

----
Each glossary below can be used in two directions by sorting its table by either column, which supports translation chains, e.g., Korean -&gt; English -&gt; German.
----
[[German|&lt;big&gt;German terms&lt;/big&gt;]]

[[Korean|&lt;big&gt;Korean terms&lt;/big&gt;]]

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>e9cdde3e502b62e2e58bdd056ccdf01997fc83f3</sha1>
    </revision>
    <revision>
      <id>43</id>
      <parentid>42</parentid>
      <timestamp>2013-08-03T02:15:30Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Terms for a Course in Physical Design */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="507">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

[http://vlsicad.eecs.umich.edu/KLMH/ VLSI Physical Design: From Graph Partitioning to Timing Closure]

by Kahng, Lienig, Markov and Hu,

Springer 2011

----
Each glossary below can be used in two directions by sorting its table either column, which supports translation chains, e.g., Korean -&gt; English -&gt; German.
----
[[German|&lt;big&gt;German terms&lt;/big&gt;]]

[[Korean|&lt;big&gt;Korean terms&lt;/big&gt;]]

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>9a23e19738119edf76705f21fac7fc23f933e655</sha1>
    </revision>
    <revision>
      <id>42</id>
      <parentid>41</parentid>
      <timestamp>2013-08-03T02:15:04Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="509">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

[http://vlsicad.eecs.umich.edu/KLMH/ VLSI Physical Design: From Graph Partitioning to Timing Closure]

by Kahng, Lienig, Markov and Hu,

Springer 2011

----
Each glossary below can be used in two directions by sorting its table either column. This facilitates translation chains, e.g., Korean -&gt; English -&gt; German.
----
[[German|&lt;big&gt;German terms&lt;/big&gt;]]

[[Korean|&lt;big&gt;Korean terms&lt;/big&gt;]]

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>d0f0f187010e3428cdf39aef4f2c107377032803</sha1>
    </revision>
    <revision>
      <id>41</id>
      <parentid>30</parentid>
      <timestamp>2013-08-02T23:24:53Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="522">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

[http://vlsicad.eecs.umich.edu/KLMH/ VLSI Physical Design: From Graph Partitioning to Timing Closure]

by Kahng, Lienig, Markov and Hu,

Springer 2011

----
The glossaries below can be used in two directions by sorting a given table by one of its columns. This facilitates translation chains, e.g., Korean -&gt; English -&gt; German.
----
[[German|&lt;big&gt;German terms&lt;/big&gt;]]

[[Korean|&lt;big&gt;Korean terms&lt;/big&gt;]]

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>83c76cedc1fe4dca952d44320aed96c9fb44d1e1</sha1>
    </revision>
    <revision>
      <id>30</id>
      <parentid>20</parentid>
      <timestamp>2013-07-31T19:19:50Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <minor/>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="346">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

[http://vlsicad.eecs.umich.edu/KLMH/ VLSI Physical Design: From Graph Partitioning to Timing Closure]

by Kahng, Lienig, Markov and Hu,

Springer 2011

----
[[German|&lt;big&gt;German terms&lt;/big&gt;]]

[[Korean|&lt;big&gt;Korean terms&lt;/big&gt;]]

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>35f3c95c39078554789e63f25f425ef7179ca86d</sha1>
    </revision>
    <revision>
      <id>20</id>
      <parentid>19</parentid>
      <timestamp>2013-07-31T16:10:50Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Terms for a Course in Physical Design */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="308">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

VLSI Physical Design: From Graph Partitioning to Timing Closure

by Kahng, Lienig, Markov and Hu,

Springer 2011

----
[[German|&lt;big&gt;German terms&lt;/big&gt;]]

[[Korean|&lt;big&gt;Korean terms&lt;/big&gt;]]

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>9c6d0bdd95ffa9443a9512115c82a70c91519f8f</sha1>
    </revision>
    <revision>
      <id>19</id>
      <parentid>8</parentid>
      <timestamp>2013-07-31T16:10:35Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Terms for a Course in Physical Design */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="309">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

VLSI Physical Design: From Graph Partitioning to Timing Closure

by Kahng, Lienig, Markov and Hu,

Springer 2011

----

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]

[[German|&lt;big&gt;German terms&lt;/big&gt;]]

[[Korean|&lt;big&gt;Korean terms&lt;/big&gt;]]</text>
      <sha1>ad6dd31780ec37f218a83731a20f92679751328e</sha1>
    </revision>
    <revision>
      <id>8</id>
      <parentid>7</parentid>
      <timestamp>2013-07-31T03:31:23Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="273">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

VLSI Physical Design: From Graph Partitioning to Timing Closure

by Kahng, Lienig, Markov and Hu,

Springer 2011

----

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]

[[German|&lt;big&gt;German terms&lt;/big&gt;]]</text>
      <sha1>a6253498e3e301f0b89bee3f60f8859d5c52bb0c</sha1>
    </revision>
    <revision>
      <id>7</id>
      <parentid>6</parentid>
      <timestamp>2013-07-05T02:07:12Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Terms for a Course in Physical Design */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="237">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

VLSI Physical Design: From Graph Partitioning to Timing Closure

by Kahng, Lienig, Markov and Hu,

Springer 2011

----

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>76018a7d1cb3d278581a412a258b1c93756d5b30</sha1>
    </revision>
    <revision>
      <id>6</id>
      <parentid>5</parentid>
      <timestamp>2013-07-05T02:06:54Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Terms for a Course in Physical Design */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="221">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

VLSI Physical Design: From Graph Partitioning to Timing Closure

by Kahng, Lienig, Markov and Hu

----

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>12146dc6acc643c928260bdc541ed4db17fc0d4d</sha1>
    </revision>
    <revision>
      <id>5</id>
      <parentid>3</parentid>
      <timestamp>2013-07-05T02:06:34Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Terms for a Course in Physical Design */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="215">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

VLSI Physical Design: From Graph Partitioning to Timing Closure

by Kahng, Lienig, Markov and Hu

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>ed1fd8ffd3d2e73c64d35579dd4c1d1e528084bf</sha1>
    </revision>
    <revision>
      <id>3</id>
      <parentid>2</parentid>
      <timestamp>2013-06-13T20:28:53Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Glossary for a Course in Physical Design */</comment>
      <minor/>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="117">= Terms for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>6262faae21390556c96d91e88445c9e8f603fca5</sha1>
    </revision>
    <revision>
      <id>2</id>
      <timestamp>2013-06-13T20:28:11Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>Created page with &quot;= Glossary for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =  [[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]&quot;</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="120">= Glossary for a [http://vlsicad.eecs.umich.edu/KLMH/ Course in Physical Design] =

[[Russian|&lt;big&gt;Russian terms&lt;/big&gt;]]</text>
      <sha1>3f9fd3227d9395185172e01ab6df60f72c5cf6fc</sha1>
    </revision>
  </page>
  <page>
    <title>Korean</title>
    <ns>0</ns>
    <id>5</id>
    <revision>
      <id>63</id>
      <parentid>62</parentid>
      <timestamp>2013-08-08T14:34:50Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9628">
Back to [[Glossary|Other Languages]]
= 반도체 물리적 설계 관련 용어사전 =
Naehyuck Chang 장래혁 &lt;naehyuck(a)elpl.snu.ac.kr&gt;, Younghyun Kim 김용현 &lt;yhkim(a)elpl.snu.ac.kr&gt;, Soonhoi Ha 하순회 &lt;sha(a)snu.ac.kr&gt;, Taewhan Kim 김태환 &lt;tkim(a)ssl.snu.ac.kr&gt;, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt; 
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>10053136e3c1632147f582576fd6d935edf7e0bb</sha1>
    </revision>
    <revision>
      <id>62</id>
      <parentid>61</parentid>
      <timestamp>2013-08-08T14:34:38Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9629">
Back to [[Glossary|Other Languages]]
= 반도체 물리적 설계 관련 용어사전 =
Naehyuck Chang 장래혁 &lt;naehyuck(a)elpl.snu.ac.kr&gt;, Younghyun Kim 김용현 &lt;yhkim(a)elpl.snu.ac.kr&gt;, Soonhoi Ha 하순회 &lt;sha(a)snu.ac.kr&gt;, Taewhan Kim 김태환 &lt;tkim(a)ssl.snu.ac.kr&gt;, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;, 
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>811986b6fc1897ea0412364074a074a13c068a18</sha1>
    </revision>
    <revision>
      <id>61</id>
      <parentid>60</parentid>
      <timestamp>2013-08-08T14:33:48Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9627">
Back to [[Glossary|Other Languages]]
= 반도체 물리적 설계 관련 용어사전 =
Naehyuck Chang 장래혁 &lt;naehyuck(a)elpl.snu.ac.kr&gt;, Soonhoi Ha 하순회 &lt;sha(a)snu.ac.kr&gt;, Taewhan Kim 김태환 &lt;tkim(a)ssl.snu.ac.kr&gt;, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;, Younghyun Kim 김용현 &lt;yhkim(a)elpl.snu.ac.kr&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>8b6ae1b9bae582d5db072458ba40967ee679e5f4</sha1>
    </revision>
    <revision>
      <id>60</id>
      <parentid>59</parentid>
      <timestamp>2013-08-08T14:33:27Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9628">
Back to [[Glossary|Other Languages]]
= 반도체 물리적 설계 관련 용어사전 =
Naehyuck Chang 장래혁 &lt;naehyuck(a)elpl.snu.ac.kr&gt;, Soonhoi Ha 하순회 &lt;sha(a)snu.ac.kr&gt;, Taewhan Kim 김태환 &lt;tkim(a)ssl.snu.ac.kr&gt;, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;, 김용현 Younghyun Kim&quot; &lt;yhkim(a)elpl.snu.ac.kr&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>f81a90ab2e9f7955e34a159389671cb6f6c3f6db</sha1>
    </revision>
    <revision>
      <id>59</id>
      <parentid>58</parentid>
      <timestamp>2013-08-07T21:41:16Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9577">
Back to [[Glossary|Other Languages]]
= 반도체 물리적 설계 관련 용어사전 =
Naehyuck Chang 장래혁 &lt;naehyuck(a)elpl.snu.ac.kr&gt;, Soonhoi Ha 하순회 &lt;sha(a)snu.ac.kr&gt;, Taewhan Kim 김태환 &lt;tkim(a)ssl.snu.ac.kr&gt;, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>eb50037d69c6536002fd0c38d68db81f65daf941</sha1>
    </revision>
    <revision>
      <id>58</id>
      <parentid>57</parentid>
      <timestamp>2013-08-07T21:34:20Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9573">
Back to [[Glossary|Other Languages]]
= 반도체 물리적 설계 관련 용어사전 =
Naehyuck Chang 장래혁 &lt;naehyuck(a)elpl.snu.ac.kr&gt;, Soonhoi Ha 하순회 &lt;sha@snu.ac.kr&gt;, Taewhan Kim 김태환 &lt;tkim@ssl.snu.ac.kr&gt;, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>bb8e320f95f08c70b3a53b45018e1bd513acfaf5</sha1>
    </revision>
    <revision>
      <id>57</id>
      <parentid>56</parentid>
      <timestamp>2013-08-06T15:40:19Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9491">
Back to [[Glossary|Other Languages]]
= 반도체 물리적 설계 관련 용어사전 =
Naehyuck Chang 장래혁 &lt;naehyuck(a)elpl.snu.ac.kr&gt;, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>6ceb10b9baf54a8518fcd63a22cf2f652adb67ad</sha1>
    </revision>
    <revision>
      <id>56</id>
      <parentid>55</parentid>
      <timestamp>2013-08-06T15:38:13Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9489">
Back to [[Glossary|Other Languages]]
= 반도체 물리적 설계 관련 용어사전 =
Naehyuck Chang 장래혁 &lt;naehyuck@elpl.snu.ac.kr&gt;, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>df293a5b4c6fc3e1b8f3f272d11d09115352a2cc</sha1>
    </revision>
    <revision>
      <id>55</id>
      <parentid>54</parentid>
      <timestamp>2013-08-06T15:36:43Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9489">
Back to [[Glossary|Other Languages]]
= 반도체 물리적 설계 관련 용어사전 =
Naehyuck Chang 장내혁 &lt;naehyuck@elpl.snu.ac.kr&gt;, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>a3a26fcd3bc1df60ee47b3d518a9a36076dd5352</sha1>
    </revision>
    <revision>
      <id>54</id>
      <parentid>53</parentid>
      <timestamp>2013-08-04T19:15:06Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9485">
Back to [[Glossary|Other Languages]]
= 피지컬 디자인 수업을 위한 용어 해설 목록 =
Naehyuck Chang, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 필드 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>bfb9c0a9295454cd0374dd81f94e196a0c3a3cc1</sha1>
    </revision>
    <revision>
      <id>53</id>
      <parentid>52</parentid>
      <timestamp>2013-08-04T04:04:48Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* 피지컬 디자인 수업을 위한 용어 해설 목록 */</comment>
      <minor/>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9485">
Back to [[Glossary|Other Languages]]
= 피지컬 디자인 수업을 위한 용어 해설 목록 =
Naehyuck Chang, Myung-Chul Kim 김명철  &lt;mckima(a)umich.edu&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 현장 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>7c2341971099d6e4a7fdc9455166b9bce802d164</sha1>
    </revision>
    <revision>
      <id>52</id>
      <parentid>51</parentid>
      <timestamp>2013-08-04T03:55:55Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9456">
Back to [[Glossary|Other Languages]]
= 피지컬 디자인 수업을 위한 용어 해설 목록 =
, 김명철  &lt;mckima(a)umich.edu&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! 한국어 용어
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 현장 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>4e072b75422005be1ac51b698c6c62fa643e047c</sha1>
    </revision>
    <revision>
      <id>51</id>
      <parentid>50</parentid>
      <timestamp>2013-08-04T03:32:51Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <comment>/* 피지컬 디자인 수업을 위한 용어 해설 목록 */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9452">
Back to [[Glossary|Other Languages]]
= 피지컬 디자인 수업을 위한 용어 해설 목록 =
, 김명철  &lt;mckima(a)umich.edu&gt;
{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 현장 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>dace72b80bfe34694345543904332db6773a6635</sha1>
    </revision>
    <revision>
      <id>50</id>
      <parentid>49</parentid>
      <timestamp>2013-08-04T03:31:32Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9419">
Back to [[Glossary|Other Languages]]
= 피지컬 디자인 수업을 위한 용어 해설 목록 =

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 현장 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>2f1664dd4f47f118f2083e1e30feee4af11ad913</sha1>
    </revision>
    <revision>
      <id>49</id>
      <parentid>48</parentid>
      <timestamp>2013-08-04T03:28:24Z</timestamp>
      <contributor>
        <username>MCKim</username>
        <id>2</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9357">
Back to [[Glossary|Other Languages]]

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 현장 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 배선
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 배선
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 배선
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 배선
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 재배선
|-
| routing || 배선
|-
| routing congestion || 배선 밀집도
|-
| routing pitch || 배선 피치
|-
| routing track || 배선 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/배선
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/배선 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>8116aef04eb6ce092e5caa9b853000e63c5fd36f</sha1>
    </revision>
    <revision>
      <id>48</id>
      <parentid>47</parentid>
      <timestamp>2013-08-03T07:12:50Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <minor/>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9406">
Back to [[Glossary|Other Languages]]

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 밀집도
|-
| congestion-driven || 밀집도-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 현장 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 경로 배정
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 밀집도 경로배정
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 경로배정
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 경로배정
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 경로재배정
|-
| routing || 경로배정
|-
| routing congestion || 경로 밀집도
|-
| routing pitch || 경로 피치
|-
| routing track || 경로 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/경로배정
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/경로배정 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>91f6e163897045a3688515a6bca2c69bb57c9aad</sha1>
    </revision>
    <revision>
      <id>47</id>
      <parentid>38</parentid>
      <timestamp>2013-08-03T07:09:33Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <minor/>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9394">
Back to [[Glossary|Other Languages]]

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 체증
|-
| congestion-driven || 체증-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 현장 프로그래머블 게이트 어레이, 설계 가능 논리 소자
|-
| full-chip routing || 칩-전체 경로 배정
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 체증 경로배정
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 경로배정
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) || 단계 (패스)
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 경로배정
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 경로재배정
|-
| routing || 경로배정
|-
| routing congestion || 경로 체증
|-
| routing pitch || 경로 피치
|-
| routing track || 경로 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking || 스네이킹
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/경로배정
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/경로배정 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>9ceacde48b172ec88e9641d0c5734bdf9df79931</sha1>
    </revision>
    <revision>
      <id>38</id>
      <parentid>37</parentid>
      <timestamp>2013-08-02T22:43:49Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9291">
Back to [[Glossary|Other Languages]]

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 체증
|-
| congestion-driven || 체증-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 
|-
| full-chip routing || 칩-전체 경로 배정
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 체증 경로배정
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 경로배정
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) ||
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 경로배정
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 경로재배정
|-
| routing || 경로배정
|-
| routing congestion || 경로 체증
|-
| routing pitch || 경로 피치
|-
| routing track || 경로 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking ||
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/경로배정
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/경로배정 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>ce9d9dbf0ff989877625df4cf716c809984f3117</sha1>
    </revision>
    <revision>
      <id>37</id>
      <parentid>36</parentid>
      <timestamp>2013-08-02T22:43:32Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9291">
Back to [[Other Languages|Glossary]]

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 체증
|-
| congestion-driven || 체증-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 
|-
| full-chip routing || 칩-전체 경로 배정
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 체증 경로배정
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 경로배정
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) ||
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 경로배정
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 경로재배정
|-
| routing || 경로배정
|-
| routing congestion || 경로 체증
|-
| routing pitch || 경로 피치
|-
| routing track || 경로 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking ||
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/경로배정
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/경로배정 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>61d0d7f20d078c7c270739971d3b0eccad357370</sha1>
    </revision>
    <revision>
      <id>36</id>
      <parentid>35</parentid>
      <timestamp>2013-08-02T22:35:51Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="9252">{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 체증
|-
| congestion-driven || 체증-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 
|-
| full-chip routing || 칩-전체 경로 배정
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 체증 경로배정
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 경로배정
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) ||
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 경로배정
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 경로재배정
|-
| routing || 경로배정
|-
| routing congestion || 경로 체증
|-
| routing pitch || 경로 피치
|-
| routing track || 경로 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
| scale || 규모
|-
| schedule || 스케쥴
|-
| segment || 부분, 세그먼트, 분절
|-
| semiconductor wafer || 반도체 웨이퍼
|-
| sequential circuit || 순서회로, 혹은 순차회로
|-
| set || 집합
|-
| setup constraints || 셋업 제약조건
|-
| shallow || 얕은 
|-
| shape || 형태
|-
| short-circuit || 단락
|-
| shortest-path tree || 최단경로 트리
|-
| signal net || 신호 선
|-
| signal integrity || 신호 무결성
|-
| signoff || 사인오프
|-
| skew || 어긋남
|-
| slew rate || 증가속도
|-
| slicing floorplan || 슬라이싱 플로어플랜
|-
| simulated annealing || 모의 담금질
|-
| single-trunk tree || 단일-줄기 트리
|-
| sizing || 크기조정
|-
| snaking ||
|-
| soft block || 소프트 블록
|-
| spanning tree || 스패닝 트리
|-
| sparse || 희박한
|-
| specific ||  특정의
|-
| square || 제곱, 사각형
|-
| stage || 단계
|-
| standard cell ||  표준셀
|-
| successive (over)relaxation || 연속적인 이완
|-
| switchbox || 스위치박스
|-
| tapeout (of a chip) || 테이프-아웃
|-
| target || 목표
|-
| technology node || 테크놀러지 노드
|-
| termination || 종료
|-
| thickness || 두께
|-
| timing slack || 타이밍 여유분
|-
| timing-driven placement/routing || 타이밍 주도의 배치/경로배정
|-
| top-down || 하향식
|-
| total length || 총 길이
|-
| tradeoff || 균형, 상반관계
|-
| transition time || 천이시간
|-
| traversal || 순회
|-
| trial placement/routing || 배치/경로배정 시도
|-
| try || 시도(하다)
|-
| uniform || 균일한
|-
| undirected graph || 무방향 그래프
|-
| unroll || 펼치다
|-
| update || 수정하다
|-
| upstream || 선행
|-
| variable die || 가변 다이
|-
| via || 비아
|-
| violation || 위반
|-
| voltage || 전압
|-
| wafer || 웨이퍼
|-
| width || 너비
|-
| VLSI (very-large system integration) || 초대규모집적회로
|-
| VDD || 양극 공급전압
|-
| VSS || VSS, 음극 공급전압, 그라운드
|-
| yield || 수율
|-
| ZSA (zero-slack algorithm) || 제로-슬랙 알고리즘
|-
| ZST (zero-skew tree) || 제로-스큐 트리
|}</text>
      <sha1>f70696fd19fd913a6a343b229625f4da03f3f88f</sha1>
    </revision>
    <revision>
      <id>35</id>
      <parentid>33</parentid>
      <timestamp>2013-08-02T22:25:38Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="7103">{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 체증
|-
| congestion-driven || 체증-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 
|-
| full-chip routing || 칩-전체 경로 배정
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
| IC layout || 집적회로 레이아웃
|-
| inaccuracy || 부정확
|-
| increase || 증가
|-
| intersect || 가로자르다
|-
| insulator || 절연체
|-
| interconnect || 연결선
|-
| intrinsic delay ||  고유 지연시간
|-
| ITRS (the International Technology Roadmap for Semiconductors) || 반도체의 국제 기술 로드맵
|-
| layer assignment (for a route) || 층 배정
|-
| layout optimizations || 레이아웃 최적화들
|-
| latch || 래치
|-
| layout || 레이아웃
|-
| leakage || 누설
|-
| length || 길이
|-
| light ||  경량의
|-
| lock || 잠금
|-
| longest path || 가장 긴 경로
|-
| lookup table || 참조표
|-
| loop || 순환
|-
| Manhattan distance, L1-distance || 맨해턴-기반 거리, L1-기반 거리
|-
| mask (photomask) || 마스크(포토마스크) 
|-
| mask generation || 마스크 생성
|-
| matching || 매칭
|-
| merge || 합치다
|-
| mesh || 그물구조
|-
| method of means and medians || 평균과 중간값에 의한 방법
|-
| min-cut placement || 최소컷 배치
|-
| minimum least squares || 최소 
|-
| move-based optimization || 이주-기반 최적화
|-
| move gain || 이주 이익
|-
| multistage optimization || 다단계 최적화
|-
| negligible || 무시할 정도의
|-
| negotiated congestion routing || 협상된 체증 경로배정
|-
| netlist || 넷리스트
|-
| netlist restructuring || 넷리스트 재구성하기
|-
| network || 네트워크
|-
| noise || 잡음
|-
| nonintersecting routes || 교차하지 않는 경로
|-
| nonoverlapping blocks || 겹치지 않는 블록들
|-
| nonslicing floorplan || 비슬라이싱 플로어플랜
|-
| nonuniform || 불균일의
|-
| offset || 옵셋
|-
| ordering || 순서 정하기
|-
| overlap || 겹치다
|-
| over-the-cell routing || 셀 위로의 경로배정
|-
| pad || 패드
|-
| partial derivative || 부분 미분
|-
| pass (in algorithms) ||
|-
| path ||  경로
|-
| pattern || 패턴
|-
| pattern routing || 패턴 경로배정
|-
| partition || 분할
|-
| PCB (printed circuit board) || 인쇄회로기판
|-
| performance constraints || 성능제약조건들
|-
| performance optimization || 수행능력 최적화, 성능 최적화
|-
| per-unit resistance (capacitance) || 단위 저항 (전하) (전하용량)
|-
| pin || 핀
|-
| pin assignment || 핀 배정
|-
| pin ordering || 핀 순서 정하기
|-
| placement || 배치
|-
| primary inputs (outputs) || 주요 입력들 (출력들)
|-
| pole ||  극, 폴
|-
| polygon || 다각형
|-
| power || 전력
|-
| power consumption || 전력 소비
|-
| power network || 전원 네트워크 
|-
| process variation || 공정 변이
|-
| proximity || 근접
|-
| queue || 큐
|-
| rectangle || 사각형
|-
| reduce || 줄이다
|-
| refinement (of a clustered graph) (different from partition refinement) || 세밀화
|-
| remove || 제거하다
|-
| restructuring || 재구성하기
|-
| repeater || 리피터
|-
| required arrival time (RAT) || 요구도착시간, 도착 요구시간
|-
| reset || 재설정, 리셋, 초기화
|-
| resistance || 저항
|-
| resolution enhancement technique (RET) || 해상도 향상 기법
|-
| rip-up and reroute || 해체후 경로재배정
|-
| routing || 경로배정
|-
| routing congestion || 경로 체증
|-
| routing pitch || 경로 피치
|-
| routing track || 경로 트랙
|-
| row-based layout || 행-기반 레이아웃
|-
| runtime || 수행시간
|-
|}</text>
      <sha1>8c77dd40a6314464007f276dd70c08d1caca232c</sha1>
    </revision>
    <revision>
      <id>33</id>
      <parentid>32</parentid>
      <timestamp>2013-08-02T22:13:58Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="3685">{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 체증
|-
| congestion-driven || 체증-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
| delay budgeting || 지연시간 허용량
|-
| delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
| density || 밀도
|-
| depth-first search (DFS) || 깊이-우선 탐색
|-
| derivative || 미분
|-
| design flow || 설계 흐름
|-
| design productivity crisis || 설계 생산성 위기
|-
| design rule || 설계 규칙
|-
| diamond || 다이아몬드
|-
| die || 다이
|-
| digital || 디지털
|-
| directed graph || 방향성 그래프
|-
| distribution || 배분
|-
| detour || 우회
|-
| driver || 구동기
|-
| driven (sink, pin) ||  구동된
|-
| dogleg || 도그레그
|-
| downsizing || 크기 줄이기
|-
| downstream || 다운스트림
|-
| EDA (electronic design automation) || 전자설계 자동화
|-
| edge || 간선
|-
| embedding || 내포된
|-
| engine || 엔진
|-
| estimate || 예측하다
|-
| evenly || 균일하게
|-
| evidence || 증거
|-
| excessive || 과도한
|-
| exhaustive enumeration || 완결 열거
|-
| gain || 이익
|-
| gate || 게이트
|-
| gate array || 게이트 배열
|-
| gate sizing || 게이트 크기조절
|-
| ground || 접지
|-
| fab, fabrication || 팹, 제작
|-
| fake || 가짜의
|-
| fanin || 팬인
|-
| fanout || 팬아웃
|-
| feedthrough cell || 관통 셀
|-
| fixed die || 고정 다이
|-
| flip-flop || 플립플롭
|-
| floorplanning || 플로우플랜
|-
| floorplan sizing || 프로우플랜 크기조절
|-
| flow || 흐름
|-
| force-directed || 힘균형에 의한
|-
| FIFO (first-in first-out) || 선입선출
|-
| FPGA (field-programmable gate array), PLD (programmable logic device) || 
|-
| full-chip routing || 칩-전체 경로 배정
|-
| grid || 격자
|-
| hard block || 하드 블록
|-
| hardware || 하드웨어
|-
| height || 높이
|-
| hill-climbing (an optimization approach) || 언덕오르기
|-
| hold constraints || 홀드 제약 조건
|-
| HPWL || 주위 둘레 반의 선 길이
|-
|}</text>
      <sha1>861cb7328a202e75fdc88b037c1766fa6d7bc865</sha1>
    </revision>
    <revision>
      <id>32</id>
      <parentid>24</parentid>
      <timestamp>2013-08-02T22:12:13Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="3576">{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 체증
|-
| congestion-driven || 체증-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|-
| data point (in a data set) || 데이터 포인트 
|-
delay budgeting || 지연시간 허용량
|-
delay (fall delay / rise delay) || 지연시간 (신호 하강 지연시간 / 신호 상승 지연시간)
|-
density || 밀도
|-
depth-first search (DFS) || 깊이-우선 탐색
|-
derivative || 미분
|-
design flow || 설계 흐름
|-
design productivity crisis || 설계 생산성 위기
|-
design rule || 설계 규칙
|-
diamond || 다이아몬드
|-
die || 다이
|-
digital || 디지털
|-
directed graph || 방향성 그래프
|-
distribution || 배분
|-
detour || 우회
|-
driver || 구동기
|-
driven (sink, pin) ||  구동된
|-
dogleg || 도그레그
|-
downsizing || 크기 줄이기
|-
downstream || 다운스트림
|-
EDA (electronic design automation) || 전자설계 자동화
|-
edge || 간선
|-
embedding || 내포된
|-
engine || 엔진
|-
estimate || 예측하다
|-
evenly || 균일하게
|-
evidence || 증거
|-
excessive || 과도한
|-
exhaustive enumeraion || 완결 열거
|-
gain || 이익
|-
gate || 게이트
|-
gate array || 게이트 배열
|-
gate sizing || 게이트 크기조절
|-
ground || 접지
|-
fab, fabrication || 팹, 제작
|-
fake || 가짜의
|-
fanin || 팬인
|-
fanout || 팬아웃
|-
feedthrough cell || 관통 셀
|-
fixed die || 고정 다이
|-
flip-flop || 플립플롭
|-
floorplanning || 플로우플랜
|-
floorplan sizing || 프로우플랜 크기조절
|-
flow || 흐름
|-
force-directed || 힘균형에 의한
|-
FIFO (first-in first-out) || 선입선출
|-
FPGA (field-programmable gate array), PLD (programmable logic device) || 
|-
full-chip routing || 칩-전체 경로 배정
|-
grid || 격자
|-
hard block || 하드 블록
|-
hardware || 하드웨어
|-
height || 높이
|-
hill-climbing (an optimization approach) || 언덕오르기
|-
hold constraints || 홀드 제약 조건
|-
HPWL || 주위 둘레 반의 선 길이
|-
|}</text>
      <sha1>27a8db1321af545812bb4f5d196517d6cb6aba51</sha1>
    </revision>
    <revision>
      <id>24</id>
      <parentid>23</parentid>
      <timestamp>2013-07-31T16:24:08Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="1673">{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|-
| CMOS (complementary metal oxide semiconductor) || 상보형금속산화반도체
|-
| combinational circuit || 조합 회로
|- 
| combinatorial optimization || 조합 최적화
|-
| communication ||  통신
|-
| conditioning number || 조건 수치
|-
| conductor || 도체
|-
| congestion || 체증
|-
| congestion-driven || 체증-주도의
|-
| conjugate gradients || 켤레 구배법
|-
| constraint || 제약조건
|-
| converter || 변환기
|-
| convex || 볼록
|-
| correction || 교정
|-
| coupling capacitance || 커플링 정전용량
|-
| critical ||  심각한, 임계
|-
| crosstalk noise || 누화 잡음
|-
| current || 전류
|-
| curve || 곡선
|}</text>
      <sha1>493ba514e9b37158a7007bfdf61aab4adeb4af7d</sha1>
    </revision>
    <revision>
      <id>23</id>
      <parentid>22</parentid>
      <timestamp>2013-07-31T16:15:11Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="1001">{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time (AAT) || 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|}</text>
      <sha1>aa6288389531ee6741e04388d4fbc3c439727ed9</sha1>
    </revision>
    <revision>
      <id>22</id>
      <parentid>21</parentid>
      <timestamp>2013-07-31T16:14:55Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="1001">{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
| actual arrival time || (AAT) 실제 도착시간
|-
| adjacent || 인접한
|-
| admissible function || 허용 함수
|-
| alignment || 정렬
|-
| aspect ratio || 형상비
|-
| ASIC (application-specific integrated circuit) || 주문형반도체
|-
| bidirectional || 양방향의
|-
| big-oh || 빅오
|-
| bipartite graph || 이분 그래프
|-
| bottleneck || 병목
|-
| bottom-up || 상향식
|-
| bounding box || 바운딩 박스
|-
| breadth-first search (BFS) || 넓이 우선 탐색
|-
| buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
| capacitive load || 정전 용량 부하
|-
| capacity || 정전 용량
|-
| capacitance (capacitive) shielding || 정전기 가리기
|-
| channel || 채널
|-
| chip die || 칩다이
|-
| clique || 크릭
|-
| clock cycle, period || 클락 사이클, 주기
|-
| clock tree || 클락 트리
|-
| clock skew || 클락 스큐
|}</text>
      <sha1>e9cae9950306b16087c0393f7cc5cde8667a228e</sha1>
    </revision>
    <revision>
      <id>21</id>
      <timestamp>2013-07-31T16:13:40Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>Created page with &quot;{| class=&quot;wikitable sortable&quot; |- ! English terms !! Korean terms |- | acceptance criterion  || 인정 기준 |- actual arrival time || (AAT) 실제 도착시간 |- adjacent ||...&quot;</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="957">{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Korean terms
|-
| acceptance criterion  || 인정 기준
|-
actual arrival time || (AAT) 실제 도착시간
|-
adjacent || 인접한
|-
admissible function || 허용 함수
|-
alignment || 정렬
|-
aspect ratio || 형상비
|-
ASIC (application-specific integrated circuit) || 주문형반도체
|-
bidirectional || 양방향의
|-
big-oh || 빅오
|-
bipartite graph || 이분 그래프
|-
bottleneck || 병목
|-
bottom-up || 상향식
|-
bounding box || 바운딩 박스
|-
breadth-first search (BFS) || 넓이 우선 탐색
|-
buffer insertion, buffering || 버퍼 삽임, 버퍼링
|-
capacitive load || 정전 용량 부하
|-
capacity || 정전 용량
|-
capacitance (capacitive) shielding || 정전기 가리기
|-
channel || 채널
|-
chip die || 칩다이
|-
clique || 크릭
|-
clock cycle, period - || 클락 사이클, 주기
|-
clock tree || 클락 트리
|-
clock skew || 클락 스큐
|}</text>
      <sha1>5bc994cb007111287da13db258b945270a9ea1fb</sha1>
    </revision>
  </page>
  <page>
    <title>Main Page</title>
    <ns>0</ns>
    <id>1</id>
    <revision>
      <id>29</id>
      <parentid>1</parentid>
      <timestamp>2013-07-31T19:19:16Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="615">= Igor Markov's group at the University of Michigan =

[[Glossary]] for a course in Physical Design (English, German, Korean, Russian, ...)

== Getting started ==
* [//www.mediawiki.org/wiki/Manual:Configuration_settings Configuration settings list]
* [//www.mediawiki.org/wiki/Manual:FAQ MediaWiki FAQ]
* [https://lists.wikimedia.org/mailman/listinfo/mediawiki-announce MediaWiki release mailing list]
* [//www.mediawiki.org/wiki/Localisation#Translation_resources Localise MediaWiki for your language]

Consult the [//meta.wikimedia.org/wiki/Help:Contents User's Guide] for information on using the wiki software.</text>
      <sha1>f673c43c62362ff22fc9baeba783e9f7c0ff4827</sha1>
    </revision>
    <revision>
      <id>1</id>
      <timestamp>2013-06-10T19:17:59Z</timestamp>
      <contributor>
        <username>MediaWiki default</username>
        <id>0</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="524">'''MediaWiki has been successfully installed.'''

Consult the [//meta.wikimedia.org/wiki/Help:Contents User's Guide] for information on using the wiki software.

== Getting started ==
* [//www.mediawiki.org/wiki/Manual:Configuration_settings Configuration settings list]
* [//www.mediawiki.org/wiki/Manual:FAQ MediaWiki FAQ]
* [https://lists.wikimedia.org/mailman/listinfo/mediawiki-announce MediaWiki release mailing list]
* [//www.mediawiki.org/wiki/Localisation#Translation_resources Localise MediaWiki for your language]</text>
      <sha1>678d21d1a2ff9fd446dcad01da0b30b375eb7a4d</sha1>
    </revision>
  </page>
  <page>
    <title>Russian</title>
    <ns>0</ns>
    <id>3</id>
    <revision>
      <id>40</id>
      <parentid>34</parentid>
      <timestamp>2013-08-02T22:44:43Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="17158">Back to [[Glossary|Other Languages]]
= Глоссарий для [http://vlsicad.eecs.umich.edu/KLMH/ Курса по Физическому Проектированию] =

Игорь Марков &lt;imarkov(a)umich.edu&gt;
Михаил Шуплецов &lt;mikle.shupletsov(a)gmail.com&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Термины по-русски
|-
| acceptance criterion  || критерий приемлемости (для метода отжига)
|-
| actual arrival time (AAT)  || фактическое время прибытия
|-
| adjacent  || смежный
|-
| admissible function || допустимая функция
|-
| alignment || выравнивание многоугольников (совпадение одной из координат сторон)
|-
| aspect ratio || соотношение сторон
|-
| ASIC (application-specific integrated circuit) || ЗСИС (заказная специализированая интегральная схема)
|-
| bidirectional || двунаправленный
|-
| big-oh || О-большое (О-символика)
|-
| bipartite graph || двудольный граф
|-
| bottleneck || узкое место
|-
| bottom-up || снизу-вверх
|-
| bounding box || ограничивающий прямоугольник
|-
| breadth-first search (BFS) || поиск в ширину
|-
| buffer insertion, buffering || буферизация
|-
| capacitive load || ёмкость нагрузки
|-
| capacity || пропускная способность
|-
| capacitance (capacitive) shielding || экранирование ёмкости (ёмкостное экранирование)
|-
|channel || канал
|-
| chip die || кристалл интегральной схемы (область травлебуя при производстве)
|-
|clique || клика (полный граф на заданном количестве вершин)
|-
|clock cycle, period || такт работы схемы
|-
|clock tree || дерево синхросигнала
|-
|clock skew || перекос синхросигнала
|-
|CMOS (complementary metal oxide semiconductor) || КМОП (комплементарный металлооксидный полупроводник)
|-
|combinational circuit || комбинационная схема (схема без элементов памяти)
|-
|combinatorial optimization || комбинаторная (дискретная) оптимизация
|-
|communication || информационные потоки
|-
|conditioning number || число обусловленности
|-
|conductor || проводник
|-
|congestion || перегруженность 
|-
|congestion-driven || с учётом перегруженности 
|-
|conjugate gradients || метод сопряженных градиентов
|-
|constraint || органичение
|-
|converter || преобразователь
|-
|convex || выпуклый
|-
|correction || поправка
|-
|coupling capacitance || ёмкость связи (между проводами)
|-
|critical || срочный
|-
|crosstalk noise || перекрестные помехи (шум)
|-
|current || ток, сила тока
|-
|curve || кривая, ломаная
|-
|data point (in a data set) || точка (в наборе данных)
|-
|delay budgeting || бюджетирование задержек
|-
|delay (fall delay / rise delay) || задержка положительного/отрицательного фронта сигнала
|-
|density || плотность
|-
|depth-first search (DFS) || поиск в глубину
|-
|derivative || производная
|-
|design flow || технологический процесс (поток) проектирования
|-
|design productivity crisis || кризис продуктивности проектирования
|-
|design rule || норма, правило (физического) проектирования
|-
|diamond || ромб
|-
|die || кристалл интегральной схемы (с точки зрения производственного процесса)
|-
|digital || цифровой
|-
|directed graph || ориентированный граф
|-
|distribution || распределение
|-
|detour || обходной путь
|-
|driver || ведущий вентиль
|-
|diven (sink, pin) || ведомый (контакт)
|-
|dogleg || доглег (резкое искривление)
|-
|downsizing || сокращение
|-
|downstream || вниз по течению
|-
| EDA (electronic design automation) || САПР (сист. автоматизированного проектирования)
|-
|edge || ребро
|-
|embedding || вложение
|-
|engine || структурная компонента системы САПР, служащая одной цели (“движок”) 
|-
|estimate || оценка, оценить
|-
|evenly || поровну
|-
|evidence || наблюдения или факты подтверждающие данное замечание
|-
|excessive || избыточный
|-
|exhaustive enumeration || полный перебор
|-
|gain || прирост (выгода)
|-
|gate || вентиль
|-
|gate array || матричный кристалл (интегральная схема)
|-
|gate sizing || масштабирование вентилей
|-
|ground || заземление
|-
|fab, fabrication || производство
|-
|fake || фиктивный
|-
|fanin || разветвление по входу (множество элементов схемы непосредственно присоединенных ко входам заданного элемента схемы или их число)
|-
|fanout || разветвление по выходу
|-
|feedthrough cell || проходная ячейка
|-
|fixed die || кристалл фиксированного размера
|-
|flip-flop || триггер
|-
|floorplanning || планирование кристалла
|-
|floorplan sizing || масштабирование плана кристалла
|-
|flow || маршрут
|-
|force-directed || силовой
|-
|FIFO (first-in first-out) || очередь (не приоритетная)
|-
|FPGA (field-programmable gate array), PLD (programmable logic device) || ПЛИС (программируемая логическая интегральная схема)
|-
|full-chip routing || трассировка целостных схем
|-
|grid || решётка
|-
|hard block || модуль схемы фиксированного размера
|-
|hardware || “железо”, аппаратная реализация
|-
|height || высота
|-
|hill-climbing (an optimization approach) || восхождение на горы (один из подходов к оптимизации невыпуклых функций, особенно с дискретными переменными)
|-
|hold constraints || ограничения удержания сигнала
|-
|HPWL || полупериметровая длина проводов
|-
|IC layout ||  раскладка, геометрическое представление схемы (“геометрия”)
|-
|inaccuracy || погрешность
|-
|increase || увеличение
|-
|intersect || пересечь
|-
|insulator || изолятор
|-
|interconnect || межсоединения
|-
|intrinsic delay || внутренняя компонента задержки
|-
|ITRS (the International Technology Roadmap for Semiconductors) || Международная Дорожная Карта для Полупроводниковых Технологий
|-
|layer assignment (for a route) || определение уровней металлизации (для маршрута) 
|-
|layout optimizations ||  оптимизации физического проектирования
|-
|latch || защёлка
|-
|layout ||  раскладка
|-
|leakage || утечка
|-
|length || длина
|-
|light || лёгкий
|-
|lock || зафиксировать
|-
|longest path || длиннейший путь
|-
|lookup table || таблица поиска, универсальная Булева фукнциа (в кристаллах ПЛИС)
|-
|loop || цикл (в программе), повторяющийся процесс
|-
|Manhattan distance, L1-distance || Манхэттанская метрика, расстояние в норме L1
|-
|mask (photomask) || шаблон (фотошаблон)
|-
|mask generation || создание (фото)шаблонов
|-
|matching || паросочетание
|-
|merge || слить, слияние
|-
|mesh || сетка
|-
|method of means and medians || метод средних и медиан
|-
|min-cut placement || методы разбиения основанные на декомпозиции
|-
|minimum least squares || метод наименьших квадратов
|-
|move-based optimization || пошаговая оптимизация
|-
|move gain || прирост шага
|-
|multistage optimization || поэтапная оптимизация
|-
|negligible || пренебрежимый
|-
|negotiated congestion routing || трассировка методом договорной перегруженности (каналов, областей и т.д.), “аукционная” трассировка
|-
|netlist || “нетлист” (логическое описание схемы)
|-
|netlist restructuring || перестройка схемы
|-
|network || сетка, схема (в зависимости от контекста)
|-
|noise || помехи, шум
|-
|nonintersecting routes || непересекающиеся маршруты
|-
|nonoverlapping blocks || неперекрывающиеся модули (блоки)
|-
|nonslicing floorplan || неразрезной план кристалла
|-
|nonuniform || неравномерный
|-
|offset || сдвиг, смещение
|-
|ordering || очерёдность (порядoк) выбора
|-
|overlap || перекрытие
|-
|over-the-cell routing || многоуровневая трассировка (не путать с multilevel routing)
|-
|pad || контакт (снаружи кристалла)
|-
|partial derivative || частная производная 
|-
|pass (in algorithms) || проход (в алгоритмах)
|-
|path || путь
|-
|pattern || шаблон
|-
|pattern routing || шаблонная трассировка
|-
|partition || компонента разбиения
|-
|PCB (printed circuit board) || печатная плата
|-
|performance constraints || требования производительности схемы
|-
|performance optimization || оптимизация производительности схемы
|-
|per-unit resistance (capacitance) || поточное сопротивление (ёмкость)
|-
|pin || контакт (место присоединения проводов к элементам схемы, блокам; также контакты входа/выхода)
|-
|pin assignment || планирование контактов
|-
|pin ordering || очерёдность (порядок) выбора контактов
|-
|placement || размещение
|-
|primary inputs (outputs) || первичные контакты входа (выхода)
|-
|pole || полюс
|-
|polygon || многоугольник
|-
|power || мощность
|-
|power consumption || мощность энергопотребления
|-
|power network || сеть питания
|-
|process variation || вариации производственного процесса (т.е. разброс параметров)
|-
|proximity || близость
|-
|queue || очередь
|-
|rectangle || прямоугольник
|-
|reduce || уменьшить
|-
|refinement (of a clustered graph)- different from partition refinement || уточнение (кластеризированного графа); расщепление кластеров  
|-
|remove || удалить
|-
|restructuring || перестройка
|-
|repeater || элемент задержки (буффер, триггер, и т.д.)
|-
|required arrival time (RAT) || требуемое время прибытия
|-
|reset || сброс, перезагрузка
|-
|resistance || сопротивление
|-
|resolution enhancement technique (RET) || метод улучшения разрешения
|-
|rip-up and reroute ||  ретрассировка
|-
|routing || трассировка
|-
|routing congestion || трассировочная перегруженность
|-
|routing pitch || шаг трассировки
|-
|routing track || трек для трассировки
|-
|row-based layout || построчное размещение
|-
|runtime || время работы
|-
|scale || размерность задачи
|-
|schedule || расписание, сценарий изменения
|-
|segment || отрезок
|-
|semiconductor wafer || полупроводниковая (кремниевая) пластина 
|-
|sequential circuit || последовательная схема (схема с элементами памяти)
|-
|set || множество, набор
|-
|setup constraints || ограничения установки сигнала
|-
|shallow || неглубокий
|-
|shape || форма (например, соотношение сторон прямоугольника)
|-
|short-circuit || короткое замыкание
|-
|shortest-path tree || дерево кратчайших путей
|-
|signal net || сигнальная сеть
|-
|signal integrity || целостность сигнала
|-
|signoff || сдача/принятие проекта
|-
|skew || перекос
|-
|slew rate || время переключения сигнала (с 0 до 1 или наоборот)
|-
|slicing floorplan || разрезной план кристалла
|-
|simulated annealing || алгоритм моделирования отжига
|-
|single-trunk tree || (одно)стволовое дерево
|-
|sizing || масштабирование
|-
|snaking || удлиннение пути с добавлением извилин
|-
|soft block || модуль неопределённого размера, но с фиксированной площадью
|-
|spanning tree || остовное дерево
|-
|sparse || разреженный
|-
|specific || конкретный
|-
|square || квадрат, клетка (в решётке)
|-
|stage || этап
|-
|standard cell || стандартная ячейка
|-
|successive (over)relaxation || метод релаксации
|-
|switchbox || коммутатор (распределитель), свичбокс
|-
|tapeout (of a chip) || запуск (кристалла) в производство
|-
|target || целевой
|-
|technology node || технологический процесс
|-
|termination || завершение
|-
|thickness || толщина
|-
|timing slack || временной запас/резерв
|-
|timing-driven placement/routing || размещение/трассировка с временной оптимизацией
|-
|top-down || сверху-вниз
|-
|total length || суммарная длина
|-
|tradeoff || компромисс
|-
|transition time || время переключения
|-
|traversal || проход (по графу)
|-
|trial placement/routing || пробнoe (предварительнoe) размещение/трассировка
|-
|try || пробовать, опробовать, попытка
|-
|uniform || равномерный
|-
|undirected graph || неориентированный граф
|-
|unroll || развернуть
|-
|update || обновление, поправка
|-
|upstream || вверх по течению
|-
|variable die || кристалл неопределённого размера
|-
|via || прорез, сквозной контакт (межслойный переход)
|-
|violation || нарушение
|-
|voltage || напряжение
|-
|wafer || (вафля) полупроводниковая пластина содержащая множество кристаллов 
|-
|width || ширина
|-
|VLSI (very-large system integration) || СБИС (сверхбольшая интегральная схема)
|-
|VDD || смотри power network
|-
|VSS || сетка земли
|-
|yield || выход годных
|-
|ZSA (zero-slack algorithm) || алгоритм распределения временного резерва
|-
|ZST (zero-skew tree) || дерево синхросигнала без (номинального) перекоса
|}</text>
      <sha1>d719c2904bc7971acc84c6922f673b3cd70f17bf</sha1>
    </revision>
    <revision>
      <id>34</id>
      <parentid>31</parentid>
      <timestamp>2013-08-02T22:14:31Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Глоссарий для Курса по Физическому Проектированию */</comment>
      <minor/>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="17121">= Глоссарий для [http://vlsicad.eecs.umich.edu/KLMH/ Курса по Физическому Проектированию] =

Игорь Марков &lt;imarkov(a)umich.edu&gt;
Михаил Шуплецов &lt;mikle.shupletsov(a)gmail.com&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Термины по-русски
|-
| acceptance criterion  || критерий приемлемости (для метода отжига)
|-
| actual arrival time (AAT)  || фактическое время прибытия
|-
| adjacent  || смежный
|-
| admissible function || допустимая функция
|-
| alignment || выравнивание многоугольников (совпадение одной из координат сторон)
|-
| aspect ratio || соотношение сторон
|-
| ASIC (application-specific integrated circuit) || ЗСИС (заказная специализированая интегральная схема)
|-
| bidirectional || двунаправленный
|-
| big-oh || О-большое (О-символика)
|-
| bipartite graph || двудольный граф
|-
| bottleneck || узкое место
|-
| bottom-up || снизу-вверх
|-
| bounding box || ограничивающий прямоугольник
|-
| breadth-first search (BFS) || поиск в ширину
|-
| buffer insertion, buffering || буферизация
|-
| capacitive load || ёмкость нагрузки
|-
| capacity || пропускная способность
|-
| capacitance (capacitive) shielding || экранирование ёмкости (ёмкостное экранирование)
|-
|channel || канал
|-
| chip die || кристалл интегральной схемы (область травлебуя при производстве)
|-
|clique || клика (полный граф на заданном количестве вершин)
|-
|clock cycle, period || такт работы схемы
|-
|clock tree || дерево синхросигнала
|-
|clock skew || перекос синхросигнала
|-
|CMOS (complementary metal oxide semiconductor) || КМОП (комплементарный металлооксидный полупроводник)
|-
|combinational circuit || комбинационная схема (схема без элементов памяти)
|-
|combinatorial optimization || комбинаторная (дискретная) оптимизация
|-
|communication || информационные потоки
|-
|conditioning number || число обусловленности
|-
|conductor || проводник
|-
|congestion || перегруженность 
|-
|congestion-driven || с учётом перегруженности 
|-
|conjugate gradients || метод сопряженных градиентов
|-
|constraint || органичение
|-
|converter || преобразователь
|-
|convex || выпуклый
|-
|correction || поправка
|-
|coupling capacitance || ёмкость связи (между проводами)
|-
|critical || срочный
|-
|crosstalk noise || перекрестные помехи (шум)
|-
|current || ток, сила тока
|-
|curve || кривая, ломаная
|-
|data point (in a data set) || точка (в наборе данных)
|-
|delay budgeting || бюджетирование задержек
|-
|delay (fall delay / rise delay) || задержка положительного/отрицательного фронта сигнала
|-
|density || плотность
|-
|depth-first search (DFS) || поиск в глубину
|-
|derivative || производная
|-
|design flow || технологический процесс (поток) проектирования
|-
|design productivity crisis || кризис продуктивности проектирования
|-
|design rule || норма, правило (физического) проектирования
|-
|diamond || ромб
|-
|die || кристалл интегральной схемы (с точки зрения производственного процесса)
|-
|digital || цифровой
|-
|directed graph || ориентированный граф
|-
|distribution || распределение
|-
|detour || обходной путь
|-
|driver || ведущий вентиль
|-
|diven (sink, pin) || ведомый (контакт)
|-
|dogleg || доглег (резкое искривление)
|-
|downsizing || сокращение
|-
|downstream || вниз по течению
|-
| EDA (electronic design automation) || САПР (сист. автоматизированного проектирования)
|-
|edge || ребро
|-
|embedding || вложение
|-
|engine || структурная компонента системы САПР, служащая одной цели (“движок”) 
|-
|estimate || оценка, оценить
|-
|evenly || поровну
|-
|evidence || наблюдения или факты подтверждающие данное замечание
|-
|excessive || избыточный
|-
|exhaustive enumeration || полный перебор
|-
|gain || прирост (выгода)
|-
|gate || вентиль
|-
|gate array || матричный кристалл (интегральная схема)
|-
|gate sizing || масштабирование вентилей
|-
|ground || заземление
|-
|fab, fabrication || производство
|-
|fake || фиктивный
|-
|fanin || разветвление по входу (множество элементов схемы непосредственно присоединенных ко входам заданного элемента схемы или их число)
|-
|fanout || разветвление по выходу
|-
|feedthrough cell || проходная ячейка
|-
|fixed die || кристалл фиксированного размера
|-
|flip-flop || триггер
|-
|floorplanning || планирование кристалла
|-
|floorplan sizing || масштабирование плана кристалла
|-
|flow || маршрут
|-
|force-directed || силовой
|-
|FIFO (first-in first-out) || очередь (не приоритетная)
|-
|FPGA (field-programmable gate array), PLD (programmable logic device) || ПЛИС (программируемая логическая интегральная схема)
|-
|full-chip routing || трассировка целостных схем
|-
|grid || решётка
|-
|hard block || модуль схемы фиксированного размера
|-
|hardware || “железо”, аппаратная реализация
|-
|height || высота
|-
|hill-climbing (an optimization approach) || восхождение на горы (один из подходов к оптимизации невыпуклых функций, особенно с дискретными переменными)
|-
|hold constraints || ограничения удержания сигнала
|-
|HPWL || полупериметровая длина проводов
|-
|IC layout ||  раскладка, геометрическое представление схемы (“геометрия”)
|-
|inaccuracy || погрешность
|-
|increase || увеличение
|-
|intersect || пересечь
|-
|insulator || изолятор
|-
|interconnect || межсоединения
|-
|intrinsic delay || внутренняя компонента задержки
|-
|ITRS (the International Technology Roadmap for Semiconductors) || Международная Дорожная Карта для Полупроводниковых Технологий
|-
|layer assignment (for a route) || определение уровней металлизации (для маршрута) 
|-
|layout optimizations ||  оптимизации физического проектирования
|-
|latch || защёлка
|-
|layout ||  раскладка
|-
|leakage || утечка
|-
|length || длина
|-
|light || лёгкий
|-
|lock || зафиксировать
|-
|longest path || длиннейший путь
|-
|lookup table || таблица поиска, универсальная Булева фукнциа (в кристаллах ПЛИС)
|-
|loop || цикл (в программе), повторяющийся процесс
|-
|Manhattan distance, L1-distance || Манхэттанская метрика, расстояние в норме L1
|-
|mask (photomask) || шаблон (фотошаблон)
|-
|mask generation || создание (фото)шаблонов
|-
|matching || паросочетание
|-
|merge || слить, слияние
|-
|mesh || сетка
|-
|method of means and medians || метод средних и медиан
|-
|min-cut placement || методы разбиения основанные на декомпозиции
|-
|minimum least squares || метод наименьших квадратов
|-
|move-based optimization || пошаговая оптимизация
|-
|move gain || прирост шага
|-
|multistage optimization || поэтапная оптимизация
|-
|negligible || пренебрежимый
|-
|negotiated congestion routing || трассировка методом договорной перегруженности (каналов, областей и т.д.), “аукционная” трассировка
|-
|netlist || “нетлист” (логическое описание схемы)
|-
|netlist restructuring || перестройка схемы
|-
|network || сетка, схема (в зависимости от контекста)
|-
|noise || помехи, шум
|-
|nonintersecting routes || непересекающиеся маршруты
|-
|nonoverlapping blocks || неперекрывающиеся модули (блоки)
|-
|nonslicing floorplan || неразрезной план кристалла
|-
|nonuniform || неравномерный
|-
|offset || сдвиг, смещение
|-
|ordering || очерёдность (порядoк) выбора
|-
|overlap || перекрытие
|-
|over-the-cell routing || многоуровневая трассировка (не путать с multilevel routing)
|-
|pad || контакт (снаружи кристалла)
|-
|partial derivative || частная производная 
|-
|pass (in algorithms) || проход (в алгоритмах)
|-
|path || путь
|-
|pattern || шаблон
|-
|pattern routing || шаблонная трассировка
|-
|partition || компонента разбиения
|-
|PCB (printed circuit board) || печатная плата
|-
|performance constraints || требования производительности схемы
|-
|performance optimization || оптимизация производительности схемы
|-
|per-unit resistance (capacitance) || поточное сопротивление (ёмкость)
|-
|pin || контакт (место присоединения проводов к элементам схемы, блокам; также контакты входа/выхода)
|-
|pin assignment || планирование контактов
|-
|pin ordering || очерёдность (порядок) выбора контактов
|-
|placement || размещение
|-
|primary inputs (outputs) || первичные контакты входа (выхода)
|-
|pole || полюс
|-
|polygon || многоугольник
|-
|power || мощность
|-
|power consumption || мощность энергопотребления
|-
|power network || сеть питания
|-
|process variation || вариации производственного процесса (т.е. разброс параметров)
|-
|proximity || близость
|-
|queue || очередь
|-
|rectangle || прямоугольник
|-
|reduce || уменьшить
|-
|refinement (of a clustered graph)- different from partition refinement || уточнение (кластеризированного графа); расщепление кластеров  
|-
|remove || удалить
|-
|restructuring || перестройка
|-
|repeater || элемент задержки (буффер, триггер, и т.д.)
|-
|required arrival time (RAT) || требуемое время прибытия
|-
|reset || сброс, перезагрузка
|-
|resistance || сопротивление
|-
|resolution enhancement technique (RET) || метод улучшения разрешения
|-
|rip-up and reroute ||  ретрассировка
|-
|routing || трассировка
|-
|routing congestion || трассировочная перегруженность
|-
|routing pitch || шаг трассировки
|-
|routing track || трек для трассировки
|-
|row-based layout || построчное размещение
|-
|runtime || время работы
|-
|scale || размерность задачи
|-
|schedule || расписание, сценарий изменения
|-
|segment || отрезок
|-
|semiconductor wafer || полупроводниковая (кремниевая) пластина 
|-
|sequential circuit || последовательная схема (схема с элементами памяти)
|-
|set || множество, набор
|-
|setup constraints || ограничения установки сигнала
|-
|shallow || неглубокий
|-
|shape || форма (например, соотношение сторон прямоугольника)
|-
|short-circuit || короткое замыкание
|-
|shortest-path tree || дерево кратчайших путей
|-
|signal net || сигнальная сеть
|-
|signal integrity || целостность сигнала
|-
|signoff || сдача/принятие проекта
|-
|skew || перекос
|-
|slew rate || время переключения сигнала (с 0 до 1 или наоборот)
|-
|slicing floorplan || разрезной план кристалла
|-
|simulated annealing || алгоритм моделирования отжига
|-
|single-trunk tree || (одно)стволовое дерево
|-
|sizing || масштабирование
|-
|snaking || удлиннение пути с добавлением извилин
|-
|soft block || модуль неопределённого размера, но с фиксированной площадью
|-
|spanning tree || остовное дерево
|-
|sparse || разреженный
|-
|specific || конкретный
|-
|square || квадрат, клетка (в решётке)
|-
|stage || этап
|-
|standard cell || стандартная ячейка
|-
|successive (over)relaxation || метод релаксации
|-
|switchbox || коммутатор (распределитель), свичбокс
|-
|tapeout (of a chip) || запуск (кристалла) в производство
|-
|target || целевой
|-
|technology node || технологический процесс
|-
|termination || завершение
|-
|thickness || толщина
|-
|timing slack || временной запас/резерв
|-
|timing-driven placement/routing || размещение/трассировка с временной оптимизацией
|-
|top-down || сверху-вниз
|-
|total length || суммарная длина
|-
|tradeoff || компромисс
|-
|transition time || время переключения
|-
|traversal || проход (по графу)
|-
|trial placement/routing || пробнoe (предварительнoe) размещение/трассировка
|-
|try || пробовать, опробовать, попытка
|-
|uniform || равномерный
|-
|undirected graph || неориентированный граф
|-
|unroll || развернуть
|-
|update || обновление, поправка
|-
|upstream || вверх по течению
|-
|variable die || кристалл неопределённого размера
|-
|via || прорез, сквозной контакт (межслойный переход)
|-
|violation || нарушение
|-
|voltage || напряжение
|-
|wafer || (вафля) полупроводниковая пластина содержащая множество кристаллов 
|-
|width || ширина
|-
|VLSI (very-large system integration) || СБИС (сверхбольшая интегральная схема)
|-
|VDD || смотри power network
|-
|VSS || сетка земли
|-
|yield || выход годных
|-
|ZSA (zero-slack algorithm) || алгоритм распределения временного резерва
|-
|ZST (zero-skew tree) || дерево синхросигнала без (номинального) перекоса
|}</text>
      <sha1>fe858e74b362768fb65b9db154202a8e8f500dd1</sha1>
    </revision>
    <revision>
      <id>31</id>
      <parentid>16</parentid>
      <timestamp>2013-08-02T22:10:08Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Глоссарий для Курса по Физическому Проектированию */</comment>
      <minor/>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="17120">= Глоссарий для [http://vlsicad.eecs.umich.edu/KLMH/ Курса по Физическому Проектированию] =

Игорь Марков &lt;imarkov(a)umich.edu&gt;
Михаил Шуплецов &lt;mikle.shupletsov(a)gmail.com&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Термины по-русски
|-
| acceptance criterion  || критерий приемлемости (для метода отжига)
|-
| actual arrival time (AAT)  || фактическое время прибытия
|-
| adjacent  || смежный
|-
| admissible function || допустимая функция
|-
| alignment || выравнивание многоугольников (совпадение одной из координат сторон)
|-
| aspect ratio || соотношение сторон
|-
| ASIC (application-specific integrated circuit) || ЗСИС (заказная специализированая интегральная схема)
|-
| bidirectional || двунаправленный
|-
| big-oh || О-большое (О-символика)
|-
| bipartite graph || двудольный граф
|-
| bottleneck || узкое место
|-
| bottom-up || снизу-вверх
|-
| bounding box || ограничивающий прямоугольник
|-
| breadth-first search (BFS) || поиск в ширину
|-
| buffer insertion, buffering || буферизация
|-
| capacitive load || ёмкость нагрузки
|-
| capacity || пропускная способность
|-
| capacitance (capacitive) shielding || экранирование ёмкости (ёмкостное экранирование)
|-
|channel || канал
|-
| chip die || кристалл интегральной схемы (область травлебуя при производстве)
|-
|clique || клика (полный граф на заданном количестве вершин)
|-
|clock cycle, period || такт работы схемы
|-
|clock tree || дерево синхросигнала
|-
|clock skew || перекос синхросигнала
|-
|CMOS (complementary metal oxide semiconductor) || КМОП (комплементарный металлооксидный полупроводник)
|-
|combinational circuit || комбинационная схема (схема без элементов памяти)
|-
|combinatorial optimization || комбинаторная (дискретная) оптимизация
|-
|communication || информационные потоки
|-
|conditioning number || число обусловленности
|-
|conductor || проводник
|-
|congestion || перегруженность 
|-
|congestion-driven || с учётом перегруженности 
|-
|conjugate gradients || метод сопряженных градиентов
|-
|constraint || органичение
|-
|converter || преобразователь
|-
|convex || выпуклый
|-
|correction || поправка
|-
|coupling capacitance || ёмкость связи (между проводами)
|-
|critical || срочный
|-
|crosstalk noise || перекрестные помехи (шум)
|-
|current || ток, сила тока
|-
|curve || кривая, ломаная
|-
|data point (in a data set) || точка (в наборе данных)
|-
|delay budgeting || бюджетирование задержек
|-
|delay (fall delay / rise delay) || задержка положительного/отрицательного фронта сигнала
|-
|density || плотность
|-
|depth-first search (DFS) || поиск в глубину
|-
|derivative || производная
|-
|design flow || технологический процесс (поток) проектирования
|-
|design productivity crisis || кризис продуктивности проектирования
|-
|design rule || норма, правило (физического) проектирования
|-
|diamond || ромб
|-
|die || кристалл интегральной схемы (с точки зрения производственного процесса)
|-
|digital || цифровой
|-
|directed graph || ориентированный граф
|-
|distribution || распределение
|-
|detour || обходной путь
|-
|driver || ведущий вентиль
|-
|diven (sink, pin) || ведомый (контакт)
|-
|dogleg || доглег (резкое искривление)
|-
|downsizing || сокращение
|-
|downstream || вниз по течению
|-
| EDA (electronic design automation) || САПР (сист. автоматизированного проектирования)
|-
|edge || ребро
|-
|embedding || вложение
|-
|engine || структурная компонента системы САПР, служащая одной цели (“движок”) 
|-
|estimate || оценка, оценить
|-
|evenly || поровну
|-
|evidence || наблюдения или факты подтверждающие данное замечание
|-
|excessive || избыточный
|-
|exhaustive enumeraion || полный перебор
|-
|gain || прирост (выгода)
|-
|gate || вентиль
|-
|gate array || матричный кристалл (интегральная схема)
|-
|gate sizing || масштабирование вентилей
|-
|ground || заземление
|-
|fab, fabrication || производство
|-
|fake || фиктивный
|-
|fanin || разветвление по входу (множество элементов схемы непосредственно присоединенных ко входам заданного элемента схемы или их число)
|-
|fanout || разветвление по выходу
|-
|feedthrough cell || проходная ячейка
|-
|fixed die || кристалл фиксированного размера
|-
|flip-flop || триггер
|-
|floorplanning || планирование кристалла
|-
|floorplan sizing || масштабирование плана кристалла
|-
|flow || маршрут
|-
|force-directed || силовой
|-
|FIFO (first-in first-out) || очередь (не приоритетная)
|-
|FPGA (field-programmable gate array), PLD (programmable logic device) || ПЛИС (программируемая логическая интегральная схема)
|-
|full-chip routing || трассировка целостных схем
|-
|grid || решётка
|-
|hard block || модуль схемы фиксированного размера
|-
|hardware || “железо”, аппаратная реализация
|-
|height || высота
|-
|hill-climbing (an optimization approach) || восхождение на горы (один из подходов к оптимизации невыпуклых функций, особенно с дискретными переменными)
|-
|hold constraints || ограничения удержания сигнала
|-
|HPWL || полупериметровая длина проводов
|-
|IC layout ||  раскладка, геометрическое представление схемы (“геометрия”)
|-
|inaccuracy || погрешность
|-
|increase || увеличение
|-
|intersect || пересечь
|-
|insulator || изолятор
|-
|interconnect || межсоединения
|-
|intrinsic delay || внутренняя компонента задержки
|-
|ITRS (the International Technology Roadmap for Semiconductors) || Международная Дорожная Карта для Полупроводниковых Технологий
|-
|layer assignment (for a route) || определение уровней металлизации (для маршрута) 
|-
|layout optimizations ||  оптимизации физического проектирования
|-
|latch || защёлка
|-
|layout ||  раскладка
|-
|leakage || утечка
|-
|length || длина
|-
|light || лёгкий
|-
|lock || зафиксировать
|-
|longest path || длиннейший путь
|-
|lookup table || таблица поиска, универсальная Булева фукнциа (в кристаллах ПЛИС)
|-
|loop || цикл (в программе), повторяющийся процесс
|-
|Manhattan distance, L1-distance || Манхэттанская метрика, расстояние в норме L1
|-
|mask (photomask) || шаблон (фотошаблон)
|-
|mask generation || создание (фото)шаблонов
|-
|matching || паросочетание
|-
|merge || слить, слияние
|-
|mesh || сетка
|-
|method of means and medians || метод средних и медиан
|-
|min-cut placement || методы разбиения основанные на декомпозиции
|-
|minimum least squares || метод наименьших квадратов
|-
|move-based optimization || пошаговая оптимизация
|-
|move gain || прирост шага
|-
|multistage optimization || поэтапная оптимизация
|-
|negligible || пренебрежимый
|-
|negotiated congestion routing || трассировка методом договорной перегруженности (каналов, областей и т.д.), “аукционная” трассировка
|-
|netlist || “нетлист” (логическое описание схемы)
|-
|netlist restructuring || перестройка схемы
|-
|network || сетка, схема (в зависимости от контекста)
|-
|noise || помехи, шум
|-
|nonintersecting routes || непересекающиеся маршруты
|-
|nonoverlapping blocks || неперекрывающиеся модули (блоки)
|-
|nonslicing floorplan || неразрезной план кристалла
|-
|nonuniform || неравномерный
|-
|offset || сдвиг, смещение
|-
|ordering || очерёдность (порядoк) выбора
|-
|overlap || перекрытие
|-
|over-the-cell routing || многоуровневая трассировка (не путать с multilevel routing)
|-
|pad || контакт (снаружи кристалла)
|-
|partial derivative || частная производная 
|-
|pass (in algorithms) || проход (в алгоритмах)
|-
|path || путь
|-
|pattern || шаблон
|-
|pattern routing || шаблонная трассировка
|-
|partition || компонента разбиения
|-
|PCB (printed circuit board) || печатная плата
|-
|performance constraints || требования производительности схемы
|-
|performance optimization || оптимизация производительности схемы
|-
|per-unit resistance (capacitance) || поточное сопротивление (ёмкость)
|-
|pin || контакт (место присоединения проводов к элементам схемы, блокам; также контакты входа/выхода)
|-
|pin assignment || планирование контактов
|-
|pin ordering || очерёдность (порядок) выбора контактов
|-
|placement || размещение
|-
|primary inputs (outputs) || первичные контакты входа (выхода)
|-
|pole || полюс
|-
|polygon || многоугольник
|-
|power || мощность
|-
|power consumption || мощность энергопотребления
|-
|power network || сеть питания
|-
|process variation || вариации производственного процесса (т.е. разброс параметров)
|-
|proximity || близость
|-
|queue || очередь
|-
|rectangle || прямоугольник
|-
|reduce || уменьшить
|-
|refinement (of a clustered graph)- different from partition refinement || уточнение (кластеризированного графа); расщепление кластеров  
|-
|remove || удалить
|-
|restructuring || перестройка
|-
|repeater || элемент задержки (буффер, триггер, и т.д.)
|-
|required arrival time (RAT) || требуемое время прибытия
|-
|reset || сброс, перезагрузка
|-
|resistance || сопротивление
|-
|resolution enhancement technique (RET) || метод улучшения разрешения
|-
|rip-up and reroute ||  ретрассировка
|-
|routing || трассировка
|-
|routing congestion || трассировочная перегруженность
|-
|routing pitch || шаг трассировки
|-
|routing track || трек для трассировки
|-
|row-based layout || построчное размещение
|-
|runtime || время работы
|-
|scale || размерность задачи
|-
|schedule || расписание, сценарий изменения
|-
|segment || отрезок
|-
|semiconductor wafer || полупроводниковая (кремниевая) пластина 
|-
|sequential circuit || последовательная схема (схема с элементами памяти)
|-
|set || множество, набор
|-
|setup constraints || ограничения установки сигнала
|-
|shallow || неглубокий
|-
|shape || форма (например, соотношение сторон прямоугольника)
|-
|short-circuit || короткое замыкание
|-
|shortest-path tree || дерево кратчайших путей
|-
|signal net || сигнальная сеть
|-
|signal integrity || целостность сигнала
|-
|signoff || сдача/принятие проекта
|-
|skew || перекос
|-
|slew rate || время переключения сигнала (с 0 до 1 или наоборот)
|-
|slicing floorplan || разрезной план кристалла
|-
|simulated annealing || алгоритм моделирования отжига
|-
|single-trunk tree || (одно)стволовое дерево
|-
|sizing || масштабирование
|-
|snaking || удлиннение пути с добавлением извилин
|-
|soft block || модуль неопределённого размера, но с фиксированной площадью
|-
|spanning tree || остовное дерево
|-
|sparse || разреженный
|-
|specific || конкретный
|-
|square || квадрат, клетка (в решётке)
|-
|stage || этап
|-
|standard cell || стандартная ячейка
|-
|successive (over)relaxation || метод релаксации
|-
|switchbox || коммутатор (распределитель), свичбокс
|-
|tapeout (of a chip) || запуск (кристалла) в производство
|-
|target || целевой
|-
|technology node || технологический процесс
|-
|termination || завершение
|-
|thickness || толщина
|-
|timing slack || временной запас/резерв
|-
|timing-driven placement/routing || размещение/трассировка с временной оптимизацией
|-
|top-down || сверху-вниз
|-
|total length || суммарная длина
|-
|tradeoff || компромисс
|-
|transition time || время переключения
|-
|traversal || проход (по графу)
|-
|trial placement/routing || пробнoe (предварительнoe) размещение/трассировка
|-
|try || пробовать, опробовать, попытка
|-
|uniform || равномерный
|-
|undirected graph || неориентированный граф
|-
|unroll || развернуть
|-
|update || обновление, поправка
|-
|upstream || вверх по течению
|-
|variable die || кристалл неопределённого размера
|-
|via || прорез, сквозной контакт (межслойный переход)
|-
|violation || нарушение
|-
|voltage || напряжение
|-
|wafer || (вафля) полупроводниковая пластина содержащая множество кристаллов 
|-
|width || ширина
|-
|VLSI (very-large system integration) || СБИС (сверхбольшая интегральная схема)
|-
|VDD || смотри power network
|-
|VSS || сетка земли
|-
|yield || выход годных
|-
|ZSA (zero-slack algorithm) || алгоритм распределения временного резерва
|-
|ZST (zero-skew tree) || дерево синхросигнала без (номинального) перекоса
|}</text>
      <sha1>c74c2adaf5a587ebd047c96f59fa9dfb6c08a401</sha1>
    </revision>
    <revision>
      <id>16</id>
      <parentid>15</parentid>
      <timestamp>2013-07-31T15:18:09Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Глоссарий для Курса по Физическому Проектированию */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="17120">= Глоссарий для [http://vlsicad.eecs.umich.edu/KLMH/ Курса по Физическому Проектированию] =

Игорь Марков &lt;imarkov(a)umich.edu&gt;
Михаил Шуплецов &lt;mikle.shupletsov(a)gmail.com&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Термины по-русски
|-
| acceptance criterion  || критерий приемлемости (для метода отжига)
|-
| actual arrival time (AAT)  || фактическое время прибытия
|-
| adjacent  || смежный
|-
| admissible function || допустимая функция
|-
| alignment || выравнивание многоугольников (совпадение одной из координат сторон)
|-
| aspect ratio || соотношение сторон
|-
| ASIC (application-specific integrated circuit) || ЗСИС (заказная специализированая интегральная схема)
|-
| bidirectional || двунаправленный
|-
| big-oh || О-большое (О-символика)
|-
| bipartite graph || двудольный граф
|-
| bottleneck || узкое место
|-
| bottom-up || снизу-вверх
|-
| bounding box || ограничивающий прямоугольник
|-
| breadth-first search (BFS) || поиск в ширину
|-
| buffer insertion, buffering || буферизация
|-
| capacitive load || ёмкость нагрузки
|-
| capacity || пропускная способность
|-
| capacitance (capacitive) shielding || экранирование ёмкости (ёмкостное экранирование)
|-
|channel || канал
|-
| chip die || кристалл интегральной схемы (область травлебуя при производстве)
|-
|clique || клика (полный граф на заданном количестве вершин)
|-
|clock cycle, period || такт работы схемы
|-
|clock tree || дерево синхросигнала
|-
|clock skew || перекос синхросигнала
|-
|CMOS (complementary metal oxide semiconductor) || КМОП (комплементарный металлооксидный полупроводник)
|-
|combinational circuit || комбинационная схема (схема без элементов памяти)
|-
|combinatorial optimization || комбинаторная (дискретная) оптимизация
|-
|communication || информационные потоки
|-
|conditioning number || число обусловленности
|-
|conductor || проводник
|-
|congestion || перегруженность 
|-
|congestion-driven || с учётом перегруженности 
|-
|conjugate gradients || метод сопряженных градиентов
|-
|constraint || органичение
|-
|converter || преобразователь
|-
|convex || выпуклый
|-
|correction || поправка
|-
|coupling capacitance || ёмкость связи (между проводами)
|-
|critical || срочный
|-
|crosstalk noise || перекрестные помехи (шум)
|-
|current || ток, сила тока
|-
|curve || кривая, ломаная
|-
|data point (in a data set) || точка (в наборе данных)
|-
|delay budgeting || бюджетирование задержек
|-
|delay (fall delay / rise delay) || задержка положительного/отрицательного фронта сигнала
|-
|density || плотность
|-
|depth-first search (DFS) || поиск в глубину
|-
|derivative || производная
|-
|design flow || технологический процесс (поток) проектирования
|-
|design productivity crisis || кризис продуктивности проектирования
|-
|design rule || норма, правило (физического) проектирования
|-
|diamond || ромб
|-
|die || кристалл интегральной схемы (с точки зрения производственного процесса)
|-
|digital || цифровой
|-
|directed graph || ориентированный граф
|-
|distribution || распределение
|-
|detour || обходной путь
|-
|driver || ведущий вентиль
|-
|diven (sink, pin) || ведомый (контакт)
|-
|dogleg || доглег (резкое искривление)
|-
|downsizing || сокращение
|-
|downstream || вниз по течению
|-
| EDA (electronic design automation) || САПР (сист. автоматизированного проектирования)
|-
|edge || ребро
|-
|embedding || вложение
|-
|engine || структурная компонента системы САПР, служащая одной цели (“движок”) 
|-
|estimate || оценка, оценить
|-
|evenly || поравну
|-
|evidence || наблюдения или факты подтверждающие данное замечание
|-
|excessive || избыточный
|-
|exhaustive enumeraion || полный перебор
|-
|gain || прирост (выгода)
|-
|gate || вентиль
|-
|gate array || матричный кристалл (интегральная схема)
|-
|gate sizing || масштабирование вентилей
|-
|ground || заземление
|-
|fab, fabrication || производство
|-
|fake || фиктивный
|-
|fanin || разветвление по входу (множество элементов схемы непосредственно присоединенных ко входам заданного элемента схемы или их число)
|-
|fanout || разветвление по выходу
|-
|feedthrough cell || проходная ячейка
|-
|fixed die || кристалл фиксированного размера
|-
|flip-flop || триггер
|-
|floorplanning || планирование кристалла
|-
|floorplan sizing || масштабирование плана кристалла
|-
|flow || паршрут
|-
|force-directed || силовой
|-
|FIFO (first-in first-out) || очередь (не приоритетная)
|-
|FPGA (field-programmable gate array), PLD (programmable logic device) || ПЛИС (программируемая логическая интегральная схема)
|-
|full-chip routing || трассировка целостных схем
|-
|grid || решётка
|-
|hard block || модуль схемы фиксированного размера
|-
|hardware || “железо”, аппаратная реализация
|-
|height || высота
|-
|hill-climbing (an optimization approach) || восхождение на горы (один из подходов к оптимизации невыпуклых функций, особенно с дискретными переменными)
|-
|hold constraints || ограничения удержания сигнала
|-
|HPWL || полупериметровая длина проводов
|-
|IC layout ||  раскладка, геометрическое представление схемы (“геометрия”)
|-
|inaccuracy || погрешность
|-
|increase || увеличение
|-
|intersect || пересечь
|-
|insulator || изолятор
|-
|interconnect || межсоединения
|-
|intrinsic delay || внутренняя компонента задержки
|-
|ITRS (the International Technology Roadmap for Semiconductors) || Международная Дорожная Карта для Полупроводниковых Технологий
|-
|layer assignment (for a route) || определение уровней металлизации (для маршрута) 
|-
|layout optimizations ||  оптимизации физического проектирования
|-
|latch || защёлка
|-
|layout ||  раскладка
|-
|leakage || утечка
|-
|length || длина
|-
|light || лёгкий
|-
|lock || зафиксировать
|-
|longest path || длиннейший путь
|-
|lookup table || таблица поиска, универсальная Булева фукнциа (в кристаллах ПЛИС)
|-
|loop || цикл (в программе), повторяющийся процесс
|-
|Manhattan distance, L1-distance || Манхэттанская метрика, расстояние в норме L1
|-
|mask (photomask) || шаблон (фотошаблон)
|-
|mask generation || создание (фото)шаблонов
|-
|matching || паросочетание
|-
|merge || слить, слияние
|-
|mesh || сетка
|-
|method of means and medians || метод средних и медиан
|-
|min-cut placement || методы разбиения основанные на декомпозиции
|-
|minimum least squares || метод наименьших квадратов
|-
|move-based optimization || пошаговая оптимизация
|-
|move gain || прирост шага
|-
|multistage optimization || поэтапная оптимизация
|-
|negligible || пренебрежимый
|-
|negotiated congestion routing || трассировка методом договорной перегруженности (каналов, областей и т.д.), “аукционная” трассировка
|-
|netlist || “нетлист” (логическое описание схемы)
|-
|netlist restructuring || перестройка схемы
|-
|network || сетка, схема (в зависимости от контекста)
|-
|noise || помехи, шум
|-
|nonintersecting routes || непересекающиеся маршруты
|-
|nonoverlapping blocks || неперекрывающиеся модули (блоки)
|-
|nonslicing floorplan || неразрезной план кристалла
|-
|nonuniform || неравномерный
|-
|offset || сдвиг, смещение
|-
|ordering || очерёдность (порядoк) выбора
|-
|overlap || перекрытие
|-
|over-the-cell routing || многоуровневая трассировка (не путать с multilevel routing)
|-
|pad || контакт (снаружи кристалла)
|-
|partial derivative || частная производная 
|-
|pass (in algorithms) || проход (в алгоритмах)
|-
|path || путь
|-
|pattern || шаблон
|-
|pattern routing || шаблонная трассировка
|-
|partition || компонента разбиения
|-
|PCB (printed circuit board) || печатная плата
|-
|performance constraints || требования производительности схемы
|-
|performance optimization || оптимизация производительности схемы
|-
|per-unit resistance (capacitance) || поточное сопротивление (ёмкость)
|-
|pin || контакт (место присоединения проводов к элементам схемы, блокам; также контакты входа/выхода)
|-
|pin assignment || планирование контактов
|-
|pin ordering || очерёдность (порядок) выбора контактов
|-
|placement || размещение
|-
|primary inputs (outputs) || первичные контакты входа (выхода)
|-
|pole || полюс
|-
|polygon || многоугольник
|-
|power || мощность
|-
|power consumption || мощность энергопотребления
|-
|power network || сеть питания
|-
|process variation || вариации производственного процесса (т.е. разброс параметров)
|-
|proximity || близость
|-
|queue || очередь
|-
|rectangle || прямоугольник
|-
|reduce || уменьшить
|-
|refinement (of a clustered graph)- different from partition refinement || уточнение (кластеризированного графа); расщепление кластеров  
|-
|remove || удалить
|-
|restructuring || перестройка
|-
|repeater || элемент задержки (буффер, триггер, и т.д.)
|-
|required arrival time (RAT) || требуемое время прибытия
|-
|reset || сброс, перезагрузка
|-
|resistance || сопротивление
|-
|resolution enhancement technique (RET) || метод улучшения разрешения
|-
|rip-up and reroute ||  ретрассировка
|-
|routing || трассировка
|-
|routing congestion || трассировочная перегруженность
|-
|routing pitch || шаг трассировки
|-
|routing track || трек для трассировки
|-
|row-based layout || построчное размещение
|-
|runtime || время работы
|-
|scale || размерность задачи
|-
|schedule || расписание, сценарий изменения
|-
|segment || отрезок
|-
|semiconductor wafer || полупроводниковая (кремниевая) пластина 
|-
|sequential circuit || последовательная схема (схема с элементами памяти)
|-
|set || множество, набор
|-
|setup constraints || ограничения установки сигнала
|-
|shallow || неглубокий
|-
|shape || форма (например, соотношение сторон прямоугольника)
|-
|short-circuit || короткое замыкание
|-
|shortest-path tree || дерево кратчайших путей
|-
|signal net || сигнальная сеть
|-
|signal integrity || целостность сигнала
|-
|signoff || сдача/принятие проекта
|-
|skew || перекос
|-
|slew rate || время переключения сигнала (с 0 до 1 или наоборот)
|-
|slicing floorplan || разрезной план кристалла
|-
|simulated annealing || алгоритм моделирования отжига
|-
|single-trunk tree || (одно)стволовое дерево
|-
|sizing || масштабирование
|-
|snaking || удлиннение пути с добавлением извилин
|-
|soft block || модуль неопределённого размера, но с фиксированной площадью
|-
|spanning tree || остовное дерево
|-
|sparse || разреженный
|-
|specific || конкретный
|-
|square || квадрат, клетка (в решётке)
|-
|stage || этап
|-
|standard cell || стандартная ячейка
|-
|successive (over)relaxation || метод релаксации
|-
|switchbox || коммутатор (распределитель), свичбокс
|-
|tapeout (of a chip) || запуск (кристалла) в производство
|-
|target || целевой
|-
|technology node || технологический процесс
|-
|termination || завершение
|-
|thickness || толщина
|-
|timing slack || временной запас/резерв
|-
|timing-driven placement/routing || размещение/трассировка с временной оптимизацией
|-
|top-down || сверху-вниз
|-
|total length || суммарная длина
|-
|tradeoff || компромисс
|-
|transition time || время переключения
|-
|traversal || проход (по графу)
|-
|trial placement/routing || пробнoe (предварительнoe) размещение/трассировка
|-
|try || пробовать, опробовать, попытка
|-
|uniform || равномерный
|-
|undirected graph || неориентированный граф
|-
|unroll || развернуть
|-
|update || обновление, поправка
|-
|upstream || вверх по течению
|-
|variable die || кристалл неопределённого размера
|-
|via || прорез, сквозной контакт (межслойный переход)
|-
|violation || нарушение
|-
|voltage || напряжение
|-
|wafer || (вафля) полупроводниковая пластина содержащая множество кристаллов 
|-
|width || ширина
|-
|VLSI (very-large system integration) || СБИС (сверхбольшая интегральная схема)
|-
|VDD || смотри power network
|-
|VSS || сетка земли
|-
|yield || выход годных
|-
|ZSA (zero-slack algorithm) || алгоритм распределения временного резерва
|-
|ZST (zero-skew tree) || дерево синхросигнала без (номинального) перекоса
|}</text>
      <sha1>e64eb53543632676ebfaf9aa5f626beabdd9da2b</sha1>
    </revision>
    <revision>
      <id>15</id>
      <parentid>13</parentid>
      <timestamp>2013-07-31T15:17:51Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Глоссарий для Курса по Физическому Проектированию */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="17120">= Глоссарий для [http://vlsicad.eecs.umich.edu/KLMH/ Курса по Физическому Проектированию] =

Игорь Марков &lt;imarkov(@)umich.edu&gt;
Михаил Шуплецов &lt;mikle.shupletsov(@)gmail.com&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Термины по-русски
|-
| acceptance criterion  || критерий приемлемости (для метода отжига)
|-
| actual arrival time (AAT)  || фактическое время прибытия
|-
| adjacent  || смежный
|-
| admissible function || допустимая функция
|-
| alignment || выравнивание многоугольников (совпадение одной из координат сторон)
|-
| aspect ratio || соотношение сторон
|-
| ASIC (application-specific integrated circuit) || ЗСИС (заказная специализированая интегральная схема)
|-
| bidirectional || двунаправленный
|-
| big-oh || О-большое (О-символика)
|-
| bipartite graph || двудольный граф
|-
| bottleneck || узкое место
|-
| bottom-up || снизу-вверх
|-
| bounding box || ограничивающий прямоугольник
|-
| breadth-first search (BFS) || поиск в ширину
|-
| buffer insertion, buffering || буферизация
|-
| capacitive load || ёмкость нагрузки
|-
| capacity || пропускная способность
|-
| capacitance (capacitive) shielding || экранирование ёмкости (ёмкостное экранирование)
|-
|channel || канал
|-
| chip die || кристалл интегральной схемы (область травлебуя при производстве)
|-
|clique || клика (полный граф на заданном количестве вершин)
|-
|clock cycle, period || такт работы схемы
|-
|clock tree || дерево синхросигнала
|-
|clock skew || перекос синхросигнала
|-
|CMOS (complementary metal oxide semiconductor) || КМОП (комплементарный металлооксидный полупроводник)
|-
|combinational circuit || комбинационная схема (схема без элементов памяти)
|-
|combinatorial optimization || комбинаторная (дискретная) оптимизация
|-
|communication || информационные потоки
|-
|conditioning number || число обусловленности
|-
|conductor || проводник
|-
|congestion || перегруженность 
|-
|congestion-driven || с учётом перегруженности 
|-
|conjugate gradients || метод сопряженных градиентов
|-
|constraint || органичение
|-
|converter || преобразователь
|-
|convex || выпуклый
|-
|correction || поправка
|-
|coupling capacitance || ёмкость связи (между проводами)
|-
|critical || срочный
|-
|crosstalk noise || перекрестные помехи (шум)
|-
|current || ток, сила тока
|-
|curve || кривая, ломаная
|-
|data point (in a data set) || точка (в наборе данных)
|-
|delay budgeting || бюджетирование задержек
|-
|delay (fall delay / rise delay) || задержка положительного/отрицательного фронта сигнала
|-
|density || плотность
|-
|depth-first search (DFS) || поиск в глубину
|-
|derivative || производная
|-
|design flow || технологический процесс (поток) проектирования
|-
|design productivity crisis || кризис продуктивности проектирования
|-
|design rule || норма, правило (физического) проектирования
|-
|diamond || ромб
|-
|die || кристалл интегральной схемы (с точки зрения производственного процесса)
|-
|digital || цифровой
|-
|directed graph || ориентированный граф
|-
|distribution || распределение
|-
|detour || обходной путь
|-
|driver || ведущий вентиль
|-
|diven (sink, pin) || ведомый (контакт)
|-
|dogleg || доглег (резкое искривление)
|-
|downsizing || сокращение
|-
|downstream || вниз по течению
|-
| EDA (electronic design automation) || САПР (сист. автоматизированного проектирования)
|-
|edge || ребро
|-
|embedding || вложение
|-
|engine || структурная компонента системы САПР, служащая одной цели (“движок”) 
|-
|estimate || оценка, оценить
|-
|evenly || поравну
|-
|evidence || наблюдения или факты подтверждающие данное замечание
|-
|excessive || избыточный
|-
|exhaustive enumeraion || полный перебор
|-
|gain || прирост (выгода)
|-
|gate || вентиль
|-
|gate array || матричный кристалл (интегральная схема)
|-
|gate sizing || масштабирование вентилей
|-
|ground || заземление
|-
|fab, fabrication || производство
|-
|fake || фиктивный
|-
|fanin || разветвление по входу (множество элементов схемы непосредственно присоединенных ко входам заданного элемента схемы или их число)
|-
|fanout || разветвление по выходу
|-
|feedthrough cell || проходная ячейка
|-
|fixed die || кристалл фиксированного размера
|-
|flip-flop || триггер
|-
|floorplanning || планирование кристалла
|-
|floorplan sizing || масштабирование плана кристалла
|-
|flow || паршрут
|-
|force-directed || силовой
|-
|FIFO (first-in first-out) || очередь (не приоритетная)
|-
|FPGA (field-programmable gate array), PLD (programmable logic device) || ПЛИС (программируемая логическая интегральная схема)
|-
|full-chip routing || трассировка целостных схем
|-
|grid || решётка
|-
|hard block || модуль схемы фиксированного размера
|-
|hardware || “железо”, аппаратная реализация
|-
|height || высота
|-
|hill-climbing (an optimization approach) || восхождение на горы (один из подходов к оптимизации невыпуклых функций, особенно с дискретными переменными)
|-
|hold constraints || ограничения удержания сигнала
|-
|HPWL || полупериметровая длина проводов
|-
|IC layout ||  раскладка, геометрическое представление схемы (“геометрия”)
|-
|inaccuracy || погрешность
|-
|increase || увеличение
|-
|intersect || пересечь
|-
|insulator || изолятор
|-
|interconnect || межсоединения
|-
|intrinsic delay || внутренняя компонента задержки
|-
|ITRS (the International Technology Roadmap for Semiconductors) || Международная Дорожная Карта для Полупроводниковых Технологий
|-
|layer assignment (for a route) || определение уровней металлизации (для маршрута) 
|-
|layout optimizations ||  оптимизации физического проектирования
|-
|latch || защёлка
|-
|layout ||  раскладка
|-
|leakage || утечка
|-
|length || длина
|-
|light || лёгкий
|-
|lock || зафиксировать
|-
|longest path || длиннейший путь
|-
|lookup table || таблица поиска, универсальная Булева фукнциа (в кристаллах ПЛИС)
|-
|loop || цикл (в программе), повторяющийся процесс
|-
|Manhattan distance, L1-distance || Манхэттанская метрика, расстояние в норме L1
|-
|mask (photomask) || шаблон (фотошаблон)
|-
|mask generation || создание (фото)шаблонов
|-
|matching || паросочетание
|-
|merge || слить, слияние
|-
|mesh || сетка
|-
|method of means and medians || метод средних и медиан
|-
|min-cut placement || методы разбиения основанные на декомпозиции
|-
|minimum least squares || метод наименьших квадратов
|-
|move-based optimization || пошаговая оптимизация
|-
|move gain || прирост шага
|-
|multistage optimization || поэтапная оптимизация
|-
|negligible || пренебрежимый
|-
|negotiated congestion routing || трассировка методом договорной перегруженности (каналов, областей и т.д.), “аукционная” трассировка
|-
|netlist || “нетлист” (логическое описание схемы)
|-
|netlist restructuring || перестройка схемы
|-
|network || сетка, схема (в зависимости от контекста)
|-
|noise || помехи, шум
|-
|nonintersecting routes || непересекающиеся маршруты
|-
|nonoverlapping blocks || неперекрывающиеся модули (блоки)
|-
|nonslicing floorplan || неразрезной план кристалла
|-
|nonuniform || неравномерный
|-
|offset || сдвиг, смещение
|-
|ordering || очерёдность (порядoк) выбора
|-
|overlap || перекрытие
|-
|over-the-cell routing || многоуровневая трассировка (не путать с multilevel routing)
|-
|pad || контакт (снаружи кристалла)
|-
|partial derivative || частная производная 
|-
|pass (in algorithms) || проход (в алгоритмах)
|-
|path || путь
|-
|pattern || шаблон
|-
|pattern routing || шаблонная трассировка
|-
|partition || компонента разбиения
|-
|PCB (printed circuit board) || печатная плата
|-
|performance constraints || требования производительности схемы
|-
|performance optimization || оптимизация производительности схемы
|-
|per-unit resistance (capacitance) || поточное сопротивление (ёмкость)
|-
|pin || контакт (место присоединения проводов к элементам схемы, блокам; также контакты входа/выхода)
|-
|pin assignment || планирование контактов
|-
|pin ordering || очерёдность (порядок) выбора контактов
|-
|placement || размещение
|-
|primary inputs (outputs) || первичные контакты входа (выхода)
|-
|pole || полюс
|-
|polygon || многоугольник
|-
|power || мощность
|-
|power consumption || мощность энергопотребления
|-
|power network || сеть питания
|-
|process variation || вариации производственного процесса (т.е. разброс параметров)
|-
|proximity || близость
|-
|queue || очередь
|-
|rectangle || прямоугольник
|-
|reduce || уменьшить
|-
|refinement (of a clustered graph)- different from partition refinement || уточнение (кластеризированного графа); расщепление кластеров  
|-
|remove || удалить
|-
|restructuring || перестройка
|-
|repeater || элемент задержки (буффер, триггер, и т.д.)
|-
|required arrival time (RAT) || требуемое время прибытия
|-
|reset || сброс, перезагрузка
|-
|resistance || сопротивление
|-
|resolution enhancement technique (RET) || метод улучшения разрешения
|-
|rip-up and reroute ||  ретрассировка
|-
|routing || трассировка
|-
|routing congestion || трассировочная перегруженность
|-
|routing pitch || шаг трассировки
|-
|routing track || трек для трассировки
|-
|row-based layout || построчное размещение
|-
|runtime || время работы
|-
|scale || размерность задачи
|-
|schedule || расписание, сценарий изменения
|-
|segment || отрезок
|-
|semiconductor wafer || полупроводниковая (кремниевая) пластина 
|-
|sequential circuit || последовательная схема (схема с элементами памяти)
|-
|set || множество, набор
|-
|setup constraints || ограничения установки сигнала
|-
|shallow || неглубокий
|-
|shape || форма (например, соотношение сторон прямоугольника)
|-
|short-circuit || короткое замыкание
|-
|shortest-path tree || дерево кратчайших путей
|-
|signal net || сигнальная сеть
|-
|signal integrity || целостность сигнала
|-
|signoff || сдача/принятие проекта
|-
|skew || перекос
|-
|slew rate || время переключения сигнала (с 0 до 1 или наоборот)
|-
|slicing floorplan || разрезной план кристалла
|-
|simulated annealing || алгоритм моделирования отжига
|-
|single-trunk tree || (одно)стволовое дерево
|-
|sizing || масштабирование
|-
|snaking || удлиннение пути с добавлением извилин
|-
|soft block || модуль неопределённого размера, но с фиксированной площадью
|-
|spanning tree || остовное дерево
|-
|sparse || разреженный
|-
|specific || конкретный
|-
|square || квадрат, клетка (в решётке)
|-
|stage || этап
|-
|standard cell || стандартная ячейка
|-
|successive (over)relaxation || метод релаксации
|-
|switchbox || коммутатор (распределитель), свичбокс
|-
|tapeout (of a chip) || запуск (кристалла) в производство
|-
|target || целевой
|-
|technology node || технологический процесс
|-
|termination || завершение
|-
|thickness || толщина
|-
|timing slack || временной запас/резерв
|-
|timing-driven placement/routing || размещение/трассировка с временной оптимизацией
|-
|top-down || сверху-вниз
|-
|total length || суммарная длина
|-
|tradeoff || компромисс
|-
|transition time || время переключения
|-
|traversal || проход (по графу)
|-
|trial placement/routing || пробнoe (предварительнoe) размещение/трассировка
|-
|try || пробовать, опробовать, попытка
|-
|uniform || равномерный
|-
|undirected graph || неориентированный граф
|-
|unroll || развернуть
|-
|update || обновление, поправка
|-
|upstream || вверх по течению
|-
|variable die || кристалл неопределённого размера
|-
|via || прорез, сквозной контакт (межслойный переход)
|-
|violation || нарушение
|-
|voltage || напряжение
|-
|wafer || (вафля) полупроводниковая пластина содержащая множество кристаллов 
|-
|width || ширина
|-
|VLSI (very-large system integration) || СБИС (сверхбольшая интегральная схема)
|-
|VDD || смотри power network
|-
|VSS || сетка земли
|-
|yield || выход годных
|-
|ZSA (zero-slack algorithm) || алгоритм распределения временного резерва
|-
|ZST (zero-skew tree) || дерево синхросигнала без (номинального) перекоса
|}</text>
      <sha1>c2f4ac38a563ec8a2c475a61b164a1e2b16606e5</sha1>
    </revision>
    <revision>
      <id>13</id>
      <parentid>4</parentid>
      <timestamp>2013-07-31T04:04:39Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>/* Глоссарий для Курса по Физическому Проектированию */</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="17116">= Глоссарий для [http://vlsicad.eecs.umich.edu/KLMH/ Курса по Физическому Проектированию] =

Игорь Марков &lt;imarkov@umich.edu&gt;
Михаил Шуплецов &lt;mikle.shupletsov@gmail.com&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Термины по-русски
|-
| acceptance criterion  || критерий приемлемости (для метода отжига)
|-
| actual arrival time (AAT)  || фактическое время прибытия
|-
| adjacent  || смежный
|-
| admissible function || допустимая функция
|-
| alignment || выравнивание многоугольников (совпадение одной из координат сторон)
|-
| aspect ratio || соотношение сторон
|-
| ASIC (application-specific integrated circuit) || ЗСИС (заказная специализированая интегральная схема)
|-
| bidirectional || двунаправленный
|-
| big-oh || О-большое (О-символика)
|-
| bipartite graph || двудольный граф
|-
| bottleneck || узкое место
|-
| bottom-up || снизу-вверх
|-
| bounding box || ограничивающий прямоугольник
|-
| breadth-first search (BFS) || поиск в ширину
|-
| buffer insertion, buffering || буферизация
|-
| capacitive load || ёмкость нагрузки
|-
| capacity || пропускная способность
|-
| capacitance (capacitive) shielding || экранирование ёмкости (ёмкостное экранирование)
|-
|channel || канал
|-
| chip die || кристалл интегральной схемы (область травлебуя при производстве)
|-
|clique || клика (полный граф на заданном количестве вершин)
|-
|clock cycle, period || такт работы схемы
|-
|clock tree || дерево синхросигнала
|-
|clock skew || перекос синхросигнала
|-
|CMOS (complementary metal oxide semiconductor) || КМОП (комплементарный металлооксидный полупроводник)
|-
|combinational circuit || комбинационная схема (схема без элементов памяти)
|-
|combinatorial optimization || комбинаторная (дискретная) оптимизация
|-
|communication || информационные потоки
|-
|conditioning number || число обусловленности
|-
|conductor || проводник
|-
|congestion || перегруженность 
|-
|congestion-driven || с учётом перегруженности 
|-
|conjugate gradients || метод сопряженных градиентов
|-
|constraint || органичение
|-
|converter || преобразователь
|-
|convex || выпуклый
|-
|correction || поправка
|-
|coupling capacitance || ёмкость связи (между проводами)
|-
|critical || срочный
|-
|crosstalk noise || перекрестные помехи (шум)
|-
|current || ток, сила тока
|-
|curve || кривая, ломаная
|-
|data point (in a data set) || точка (в наборе данных)
|-
|delay budgeting || бюджетирование задержек
|-
|delay (fall delay / rise delay) || задержка положительного/отрицательного фронта сигнала
|-
|density || плотность
|-
|depth-first search (DFS) || поиск в глубину
|-
|derivative || производная
|-
|design flow || технологический процесс (поток) проектирования
|-
|design productivity crisis || кризис продуктивности проектирования
|-
|design rule || норма, правило (физического) проектирования
|-
|diamond || ромб
|-
|die || кристалл интегральной схемы (с точки зрения производственного процесса)
|-
|digital || цифровой
|-
|directed graph || ориентированный граф
|-
|distribution || распределение
|-
|detour || обходной путь
|-
|driver || ведущий вентиль
|-
|diven (sink, pin) || ведомый (контакт)
|-
|dogleg || доглег (резкое искривление)
|-
|downsizing || сокращение
|-
|downstream || вниз по течению
|-
| EDA (electronic design automation) || САПР (сист. автоматизированного проектирования)
|-
|edge || ребро
|-
|embedding || вложение
|-
|engine || структурная компонента системы САПР, служащая одной цели (“движок”) 
|-
|estimate || оценка, оценить
|-
|evenly || поравну
|-
|evidence || наблюдения или факты подтверждающие данное замечание
|-
|excessive || избыточный
|-
|exhaustive enumeraion || полный перебор
|-
|gain || прирост (выгода)
|-
|gate || вентиль
|-
|gate array || матричный кристалл (интегральная схема)
|-
|gate sizing || масштабирование вентилей
|-
|ground || заземление
|-
|fab, fabrication || производство
|-
|fake || фиктивный
|-
|fanin || разветвление по входу (множество элементов схемы непосредственно присоединенных ко входам заданного элемента схемы или их число)
|-
|fanout || разветвление по выходу
|-
|feedthrough cell || проходная ячейка
|-
|fixed die || кристалл фиксированного размера
|-
|flip-flop || триггер
|-
|floorplanning || планирование кристалла
|-
|floorplan sizing || масштабирование плана кристалла
|-
|flow || паршрут
|-
|force-directed || силовой
|-
|FIFO (first-in first-out) || очередь (не приоритетная)
|-
|FPGA (field-programmable gate array), PLD (programmable logic device) || ПЛИС (программируемая логическая интегральная схема)
|-
|full-chip routing || трассировка целостных схем
|-
|grid || решётка
|-
|hard block || модуль схемы фиксированного размера
|-
|hardware || “железо”, аппаратная реализация
|-
|height || высота
|-
|hill-climbing (an optimization approach) || восхождение на горы (один из подходов к оптимизации невыпуклых функций, особенно с дискретными переменными)
|-
|hold constraints || ограничения удержания сигнала
|-
|HPWL || полупериметровая длина проводов
|-
|IC layout ||  раскладка, геометрическое представление схемы (“геометрия”)
|-
|inaccuracy || погрешность
|-
|increase || увеличение
|-
|intersect || пересечь
|-
|insulator || изолятор
|-
|interconnect || межсоединения
|-
|intrinsic delay || внутренняя компонента задержки
|-
|ITRS (the International Technology Roadmap for Semiconductors) || Международная Дорожная Карта для Полупроводниковых Технологий
|-
|layer assignment (for a route) || определение уровней металлизации (для маршрута) 
|-
|layout optimizations ||  оптимизации физического проектирования
|-
|latch || защёлка
|-
|layout ||  раскладка
|-
|leakage || утечка
|-
|length || длина
|-
|light || лёгкий
|-
|lock || зафиксировать
|-
|longest path || длиннейший путь
|-
|lookup table || таблица поиска, универсальная Булева фукнциа (в кристаллах ПЛИС)
|-
|loop || цикл (в программе), повторяющийся процесс
|-
|Manhattan distance, L1-distance || Манхэттанская метрика, расстояние в норме L1
|-
|mask (photomask) || шаблон (фотошаблон)
|-
|mask generation || создание (фото)шаблонов
|-
|matching || паросочетание
|-
|merge || слить, слияние
|-
|mesh || сетка
|-
|method of means and medians || метод средних и медиан
|-
|min-cut placement || методы разбиения основанные на декомпозиции
|-
|minimum least squares || метод наименьших квадратов
|-
|move-based optimization || пошаговая оптимизация
|-
|move gain || прирост шага
|-
|multistage optimization || поэтапная оптимизация
|-
|negligible || пренебрежимый
|-
|negotiated congestion routing || трассировка методом договорной перегруженности (каналов, областей и т.д.), “аукционная” трассировка
|-
|netlist || “нетлист” (логическое описание схемы)
|-
|netlist restructuring || перестройка схемы
|-
|network || сетка, схема (в зависимости от контекста)
|-
|noise || помехи, шум
|-
|nonintersecting routes || непересекающиеся маршруты
|-
|nonoverlapping blocks || неперекрывающиеся модули (блоки)
|-
|nonslicing floorplan || неразрезной план кристалла
|-
|nonuniform || неравномерный
|-
|offset || сдвиг, смещение
|-
|ordering || очерёдность (порядoк) выбора
|-
|overlap || перекрытие
|-
|over-the-cell routing || многоуровневая трассировка (не путать с multilevel routing)
|-
|pad || контакт (снаружи кристалла)
|-
|partial derivative || частная производная 
|-
|pass (in algorithms) || проход (в алгоритмах)
|-
|path || путь
|-
|pattern || шаблон
|-
|pattern routing || шаблонная трассировка
|-
|partition || компонента разбиения
|-
|PCB (printed circuit board) || печатная плата
|-
|performance constraints || требования производительности схемы
|-
|performance optimization || оптимизация производительности схемы
|-
|per-unit resistance (capacitance) || поточное сопротивление (ёмкость)
|-
|pin || контакт (место присоединения проводов к элементам схемы, блокам; также контакты входа/выхода)
|-
|pin assignment || планирование контактов
|-
|pin ordering || очерёдность (порядок) выбора контактов
|-
|placement || размещение
|-
|primary inputs (outputs) || первичные контакты входа (выхода)
|-
|pole || полюс
|-
|polygon || многоугольник
|-
|power || мощность
|-
|power consumption || мощность энергопотребления
|-
|power network || сеть питания
|-
|process variation || вариации производственного процесса (т.е. разброс параметров)
|-
|proximity || близость
|-
|queue || очередь
|-
|rectangle || прямоугольник
|-
|reduce || уменьшить
|-
|refinement (of a clustered graph)- different from partition refinement || уточнение (кластеризированного графа); расщепление кластеров  
|-
|remove || удалить
|-
|restructuring || перестройка
|-
|repeater || элемент задержки (буффер, триггер, и т.д.)
|-
|required arrival time (RAT) || требуемое время прибытия
|-
|reset || сброс, перезагрузка
|-
|resistance || сопротивление
|-
|resolution enhancement technique (RET) || метод улучшения разрешения
|-
|rip-up and reroute ||  ретрассировка
|-
|routing || трассировка
|-
|routing congestion || трассировочная перегруженность
|-
|routing pitch || шаг трассировки
|-
|routing track || трек для трассировки
|-
|row-based layout || построчное размещение
|-
|runtime || время работы
|-
|scale || размерность задачи
|-
|schedule || расписание, сценарий изменения
|-
|segment || отрезок
|-
|semiconductor wafer || полупроводниковая (кремниевая) пластина 
|-
|sequential circuit || последовательная схема (схема с элементами памяти)
|-
|set || множество, набор
|-
|setup constraints || ограничения установки сигнала
|-
|shallow || неглубокий
|-
|shape || форма (например, соотношение сторон прямоугольника)
|-
|short-circuit || короткое замыкание
|-
|shortest-path tree || дерево кратчайших путей
|-
|signal net || сигнальная сеть
|-
|signal integrity || целостность сигнала
|-
|signoff || сдача/принятие проекта
|-
|skew || перекос
|-
|slew rate || время переключения сигнала (с 0 до 1 или наоборот)
|-
|slicing floorplan || разрезной план кристалла
|-
|simulated annealing || алгоритм моделирования отжига
|-
|single-trunk tree || (одно)стволовое дерево
|-
|sizing || масштабирование
|-
|snaking || удлиннение пути с добавлением извилин
|-
|soft block || модуль неопределённого размера, но с фиксированной площадью
|-
|spanning tree || остовное дерево
|-
|sparse || разреженный
|-
|specific || конкретный
|-
|square || квадрат, клетка (в решётке)
|-
|stage || этап
|-
|standard cell || стандартная ячейка
|-
|successive (over)relaxation || метод релаксации
|-
|switchbox || коммутатор (распределитель), свичбокс
|-
|tapeout (of a chip) || запуск (кристалла) в производство
|-
|target || целевой
|-
|technology node || технологический процесс
|-
|termination || завершение
|-
|thickness || толщина
|-
|timing slack || временной запас/резерв
|-
|timing-driven placement/routing || размещение/трассировка с временной оптимизацией
|-
|top-down || сверху-вниз
|-
|total length || суммарная длина
|-
|tradeoff || компромисс
|-
|transition time || время переключения
|-
|traversal || проход (по графу)
|-
|trial placement/routing || пробнoe (предварительнoe) размещение/трассировка
|-
|try || пробовать, опробовать, попытка
|-
|uniform || равномерный
|-
|undirected graph || неориентированный граф
|-
|unroll || развернуть
|-
|update || обновление, поправка
|-
|upstream || вверх по течению
|-
|variable die || кристалл неопределённого размера
|-
|via || прорез, сквозной контакт (межслойный переход)
|-
|violation || нарушение
|-
|voltage || напряжение
|-
|wafer || (вафля) полупроводниковая пластина содержащая множество кристаллов 
|-
|width || ширина
|-
|VLSI (very-large system integration) || СБИС (сверхбольшая интегральная схема)
|-
|VDD || смотри power network
|-
|VSS || сетка земли
|-
|yield || выход годных
|-
|ZSA (zero-slack algorithm) || алгоритм распределения временного резерва
|-
|ZST (zero-skew tree) || дерево синхросигнала без (номинального) перекоса
|}</text>
      <sha1>51529194346607d8d6f9c5bc4a0232f2945c87b8</sha1>
    </revision>
    <revision>
      <id>4</id>
      <timestamp>2013-06-13T20:29:44Z</timestamp>
      <contributor>
        <username>Imarkov</username>
        <id>1</id>
      </contributor>
      <comment>Created page with &quot;= Глоссарий для [http://vlsicad.eecs.umich.edu/KLMH/ Курса по Физическому Проектированию] =  Игорь Марков &lt;imarkov@umich...&quot;</comment>
      <model>wikitext</model>
      <format>text/x-wiki</format>
      <text xml:space="preserve" bytes="17116">= Глоссарий для [http://vlsicad.eecs.umich.edu/KLMH/ Курса по Физическому Проектированию] =

Игорь Марков &lt;imarkov@umich.edu&gt;
Михаил Шуплецов &lt;mikle.shupletsov@gmail.com&gt;

{| class=&quot;wikitable sortable&quot;
|-
! English terms !! Термины по-русски
|-
| acceptance criterion  || критерий приемлемости (для метода отжига)
|-
| actual arrival time (AAT)  || фактическое время прибытия
|-
| adjacent  || смежный
|-
| admissible function || допустимая функция
|-
| alignment || выравнивание многоугольников (совпадение одной из координат сторон)
|-
| aspect ratio || соотношение сторон
|-
| ASIC (application-specific integrated circuit) || ЗСИС (заказная специализированая интегральная схема)
|-
| bidirectional || двунаправленный
|-
| big-oh || О-большое (О-символика)
|-
| bipartite graph || двудольный граф
|-
| bottleneck || узкое место
|-
| bottom-up || снизу-вверх
|-
| bounding box || ограничивающий прямоугольник
|-
| breadth-first search (BFS) || поиск в ширину
|-
| buffer insertion, buffering || буферизация
|-
| capacitive load || ёмкость нагрузки
|-
| capacity || пропускная способность
|-
| capacitance (capacitive) shielding || экранирование ёмкости (ёмкостное экранирование)
|-
|channel || канал
|-
| chip die || кристалл интегральной схемы (область травлебуя при производстве)
|-
|clique || клика (полный граф на заданном количестве вершин)
|-
|clock cycle, period || такт работы схемы
|-
|clock tree || дерево синхросигнала
|-
|clock skew || перекос синхросигнала
|-
|CMOS (complementary metal oxide semiconductor) || КМОП (комплементарный металлооксидный полупроводник)
|-
|combinational circuit || комбинационная схема (схема без элементов памяти)
|-
|combinatorial optimization || комбинаторная (дискретная) оптимизация
|-
|communication || информационные потоки
|-
|conditioning number || число обусловленности
|-
|conductor || проводник
|-
|congestion || перегруженность 
|-
|congestion-driven || с учётом перегруженности 
|-
|conjugate gradients || метод сопряженных градиентов
|-
|constraint || органичение
|-
|converter || преобразователь
|-
|convex || выпуклый
|-
|correction || поправка
|-
|coupling capacitance || ёмкость связи (между проводами)
|-
|critical || срочный
|-
|crosstalk noise || перекрестные помехи (шум)
|-
|current || ток, сила тока
|-
|curve || кривая, ломаная
|-
|data point (in a data set) || точка (в наборе данных)
|-
|delay budgeting || бюджетирование задержек
|-
|delay (fall delay / rise delay) || задержка положительного/отрицательного фронта сигнала
|-
|density || плотность
|-
|depth-first search (DFS) || поиск в глубину
|-
|derivative || производная
|-
|design flow || технологический процесс (поток) проектирования
|-
|design productivity crisis || кризис продуктивности проектирования
|-
|design rule || норма, правило (физического) проектирования
|-
|diamond || ромб
|-
|die || кристалл интегральной схемы (с точки зрения производственного процесса)
|-
|digital || цифровой
|-
|directed graph || ориентированный граф
|-
|distribution || распределение
|-
|detour || обходной путь
|-
|driver || ведущий вентиль
|-
|diven (sink, pin) || ведомый (контакт)
|-
|dogleg || доглег (резкое искривление)
|-
|downsizing || сокращение
|-
|downstream || вниз по течению
|-
| EDA (electronic design automation) || САПР (сист. автоматизированного проектирования)
|-
|edge || ребро
|-
|embedding || вложение
|-
|engine || структурная компонента системы САПР, служащая одной цели (“движок”) 
|-
|estimate || оценка, оценить
|-
|evenly || поравну
|-
|evidence || наблюдения или факты подтверждающие данное замечание
|-
|excessive || избыточный
|-
|exhaustive enumeraion || полный перебор
|-
|gain || прирост (выгода)
|-
|gate || вентиль
|-
|gate array || матричный кристалл (интегральная схема)
|-
|gate sizing || масштабирование вентилей
|-
|ground || заземление
|-
|fab, fabrication || производство
|-
|fake || фиктивный
|-
|fanin || разветвление по входу (множество элементов схемы непосредственно присоединенных ко входам заданного элемента схемы или их число)
|-
|fanout || разветвление по выходу
|-
|feedthrough cell || проходная ячейка
|-
|fixed die || кристалл фиксированного размера
|-
|flip-flop || триггер
|-
|floorplanning || планирование кристалла
|-
|floorplan sizing || масштабирование плана кристалла
|-
|flow || паршрут
|-
|force-directed || силовой
|-
|FIFO (first-in first-out) || очередь (не приоритетная)
|-
|FPGA (field-programmable gate array), PLD (programmable logic device) || ПЛИС (программируемая логическая интегральная схема)
|-
|full-chip routing || трассировка целостных схем
|-
|grid || решётка
|-
|hard block || модуль схемы фиксированного размера
|-
|hardware || “железо”, аппаратная реализация
|-
|height || высота
|-
|hill-climbing (an optimization approach) || восхождение на горы (один из подходов к оптимизации невыпуклых функций, особенно с дискретными переменными)
|-
|hold constraints || ограничения удержания сигнала
|-
|HPWL || полупериметровая длина проводов
|-
|IC layout ||  раскладка, геометрическое представление схемы (“геометрия”)
|-
|inaccuracy || погрешность
|-
|increase || увеличение
|-
|intersect || пересечь
|-
|insulator || изолятор
|-
|interconnect || межсоединения
|-
|intrinsic delay || внутренняя компонента задержки
|-
|ITRS (the International Technology Roadmap for Semiconductors) || Международная Дорожная Карта для Полупроводниковых Технологий
|-
|layer assignment (for a route) || определение уровней металлизации (для маршрута) 
|-
|layout optimizations ||  оптимизации физического проектирования
|-
|latch || защёлка
|-
|layout ||  раскладка
|-
|leakage || утечка
|-
|length || длина
|-
|light || лёгкий
|-
|lock || зафиксировать
|-
|longest path || длиннейший путь
|-
|lookup table || таблица поиска, универсальная Булева фукнциа (в кристаллах ПЛИС)
|-
|loop || цикл (в программе), повторяющийся процесс
|-
|Manhattan distance, L1-distance || Манхэттанская метрика, расстояние в норме L1
|-
|mask (photomask) || шаблон (фотошаблон)
|-
|mask generation || создание (фото)шаблонов
|-
|matching || паросочетание
|-
|merge || слить, слияние
|-
|mesh || сетка
|-
|method of means and medians || метод средних и медиан
|-
|min-cut placement || методы разбиения основанные на декомпозиции
|-
|minimum least squares || метод наименьших квадратов
|-
|move-based optimization || пошаговая оптимизация
|-
|move gain || прирост шага
|-
|multistage optimization || поэтапная оптимизация
|-
|negligible || пренебрежимый
|-
|negotiated congestion routing || трассировка методом договорной перегруженности (каналов, областей и т.д.), “аукционная” трассировка
|-
|netlist || “нетлист” (логическое описание схемы)
|-
|netlist restructuring || перестройка схемы
|-
|network || сетка, схема (в зависимости от контекста)
|-
|noise || помехи, шум
|-
|nonintersecting routes || непересекающиеся маршруты
|-
|nonoverlapping blocks || неперекрывающиеся модули (блоки)
|-
|nonslicing floorplan || неразрезной план кристалла
|-
|nonuniform || неравномерный
|-
|offset || сдвиг, смещение
|-
|ordering || очерёдность (порядoк) выбора
|-
|overlap || перекрытие
|-
|over-the-cell routing || многоуровневая трассировка (не путать с multilevel routing)
|-
|pad || контакт (снаружи кристалла)
|-
|partial derivative || частная производная 
|-
|pass (in algorithms) || проход (в алгоритмах)
|-
|path || путь
|-
|pattern || шаблон
|-
|pattern routing || шаблонная трассировка
|-
|partition || компонента разбиения
|-
|PCB (printed circuit board) || печатная плата
|-
|performance constraints || требования производительности схемы
|-
|performance optimization || оптимизация производительности схемы
|-
|per-unit resistance (capacitance) || поточное сопротивление (ёмкость)
|-
|pin || контакт (место присоединения проводов к элементам схемы, блокам; также контакты входа/вывода)
|-
|pin assignment || планирование контактов
|-
|pin ordering || очерёдность (порядок) выбора контактов
|-
|placement || размещение
|-
|primary inputs (outputs) || первичные контакты входа (выхода)
|-
|pole || полюс
|-
|polygon || многоугольник
|-
|power || мощность
|-
|power consumption || мощность энергопотребления
|-
|power network || сеть питания
|-
|process variation || вариации производственного процесса (т.е. разброс параметров)
|-
|proximity || близость
|-
|queue || очередь
|-
|rectangle || прямоугольник
|-
|reduce || уменьшить
|-
|refinement (of a clustered graph)- different from partition refinement || уточнение (кластеризированного графа); расщепление кластеров  
|-
|remove || удалить
|-
|restructuring || перестройка
|-
|repeater || элемент задержки (буффер, триггер, и т.д.)
|-
|required arrival time (RAT) || требуемое время прибытия
|-
|reset || сброс, перезагрузка
|-
|resistance || сопротивление
|-
|resolution enhancement technique (RET) || метод улучшения разрешения
|-
|rip-up and reroute ||  ретрассировка
|-
|routing || трассировка
|-
|routing congestion || трассировочная перегруженность
|-
|routing pitch || шаг трассировки
|-
|routing track || трек для трассировки
|-
|row-based layout || построчное размещение
|-
|runtime || время работы
|-
|scale || размерность задачи
|-
|schedule || расписание, сценарий изменения
|-
|segment || отрезок
|-
|semiconductor wafer || полупроводниковая (кремниевая) пластина 
|-
|sequential circuit || последовательная схема (схема с элементами памяти)
|-
|set || множество, набор
|-
|setup constraints || ограничения установки сигнала
|-
|shallow || неглубокий
|-
|shape || форма (например, соотношение сторон прямоугольника)
|-
|short-circuit || короткое замыкание
|-
|shortest-path tree || дерево кратчайших путей
|-
|signal net || сигнальная сеть
|-
|signal integrity || целостность сигнала
|-
|signoff || сдача/принятие проекта
|-
|skew || перекос
|-
|slew rate || время переключения сигнала (с 0 до 1 или наоборот)
|-
|slicing floorplan || разрезной план кристалла
|-
|simulated annealing || алгоритм моделирования отжига
|-
|single-trunk tree || (одно)стволовое дерево
|-
|sizing || масштабирование
|-
|snaking || удлиннение пути с добавлением извилин
|-
|soft block || модуль неопределённого размера, но с фиксированной площадью
|-
|spanning tree || остовное дерево
|-
|sparse || разреженный
|-
|specific || конкретный
|-
|square || квадрат, клетка (в решётке)
|-
|stage || этап
|-
|standard cell || стандартная ячейка
|-
|successive (over)relaxation || метод релаксации
|-
|switchbox || коммутатор (распределитель), свичбокс
|-
|tapeout (of a chip) || запуск (кристалла) в производство
|-
|target || целевой
|-
|technology node || технологический процесс
|-
|termination || завершение
|-
|thickness || толщина
|-
|timing slack || временной запас/резерв
|-
|timing-driven placement/routing || размещение/трассировка с временной оптимизацией
|-
|top-down || сверху-вниз
|-
|total length || суммарная длина
|-
|tradeoff || компромисс
|-
|transition time || время переключения
|-
|traversal || проход (по графу)
|-
|trial placement/routing || пробнoe (предварительнoe) размещение/трассировка
|-
|try || пробовать, опробовать, попытка
|-
|uniform || равномерный
|-
|undirected graph || неориентированный граф
|-
|unroll || развернуть
|-
|update || обновление, поправка
|-
|upstream || вверх по течению
|-
|variable die || кристалл неопределённого размера
|-
|via || прорез, сквозной контакт (межслойный переход)
|-
|violation || нарушение
|-
|voltage || напряжение
|-
|wafer || (вафля) полупроводниковая пластина содержащая множество кристаллов 
|-
|width || ширина
|-
|VLSI (very-large system integration) || СБИС (сверхбольшая интегральная схема)
|-
|VDD || смотри power network
|-
|VSS || сетка земли
|-
|yield || выход годных
|-
|ZSA (zero-slack algorithm) || алгоритм распределения временного резерва
|-
|ZST (zero-skew tree) || дерево синхросигнала без (номинального) перекоса
|}</text>
      <sha1>a918231fb484a878e4d04612398d84d4adcd979b</sha1>
    </revision>
  </page>
</mediawiki>